（c）图P3.7（c）电路可划分为三个与非门电路、两个反相 器电路和一个或非门电路，如图所示。从输入Байду номын сангаас输出逐级写 出输出的逻辑函数式：
E (AB ),F (CD )',G (EF ),H (INH G )
' '
'
Y I ' H ( AB)' (CD)' ' ( INH ) ' ( AB CD)' ( INH )'
Vcc VCE ( sat )
I BS
10 0.1 A 0.32mA 3 ( RC RCE ( sat ) ) 30 (1 0.02) 10
iB I BS
【题3.13】试分析图3.13中各电路的逻辑功能，写出输出逻 辑函数式。
（a） Y=AB
（b）Y=A+B
VOD VOL 5 0.33 0.9k ' 3 6 I OL(max) | m I IL | 5.2 10 10 10
R L(min)
0.9k
R
L
20k
V
CE (sat )
0.1 V
R
CE (sat )

R1 R2 RE 3.97k R1 R2
解：R L 的最大允许值为：
R L(max)
VOD VOH 5 4.4 31.6k 6 6 nI OH mI IH 2 5 10 9 1 10
R L 的最小允许值为：
VOD VOL 5 0.33 RL (min) 0.9k ' 3 6 I OL (max) | m I IL | 5.2 10 9 10
I
IL
0.4mA
R（ 2 max）
V 5I
max
IL( max ) IL( max )

0.4 K 0.2K 5 0.4
54 K 10K 5 0.02
R 1 R 2
V
CC
V
IH ( max )
因此 R （ 1 max）
R 1 R 2
( max )


（d）图P3.7（d）电路可划分为两个反相器电路和两个传输 门电路，如图所示。从输入到输出逐级写出输出的逻辑函数 式：
Y A B AB
' '
【题3.8】 试画出图3-8（a）（b）两个电路的输出电压波形 ，输入电压波形如图（c）所示。
输出电压波形 如右图所示：
【题3.9】 在图3-21所示电路中，G1和G2是两个OD输出结构 的与非门74HC03，74HC03输出端MOS 管截止电流为I OH (max) 5uA 导通时允 许的最大负载电流为IOL(max) 5.2mA 这时对应的输出电压VOL（max）=0.33V。 负载门G3-G5是3输入端或非门74HC27， 每个输入端的高电平输入电流最大值 IIH (max) 1uA ，低电平输入电流最 为 大值为 IIL(max) 1uA ，试求在 VOD 5V 、、、、 并且满足 VOH 4.4V ， VOL 0.33V 的情况下， R L 的取值的允许范围。
VOD VOL 5 0.4 K 0.68k ' I OL(max) | m I IL | 8 3 0.4
0.68k
R L(min)
R
L
4.29k
【题3.29】试说明下列各种门电路哪些可以将输出端并联使 用（输入端的状态不一定相同）： （1）具有推拉式输出级的TTL电路； （2）TTL电路的OC门； （3）TTL电路的三态输出门； （4）互补输出结构的CMOS门； （5）CMOS电路的OD门； （6） CMOS电路三态输出门。 解：（1）、（4）不可； （2）、（3）、（5）、（6）可以
5I IH

max

R
2( max )
(10 0.2)K 9.8K
【题3.23】计算图P3.23电路中上拉电阻R _1的取值范围。其中 G _1、G _ 2、G _ 3是74LS系列OC门，输出管截止时的漏电 流IOH 100 A, 输出低电平V OL 0.4V ? 时允许的最大负载电流 IOL(max ) 8mA。G _ 4、G _ 5、G _ 6为74LS系列与非门，它们 的输入电流
' ' '
'
Y D A1B1C1 A B C ( A B C)
' ' ' '
'
（b）图P3.7（b）电路可划分为五个反相器电路和一个或非 门电路，如图所示。从输入到输出逐级写出输出的逻辑函数 式：
Y ( A1 B1 C1 )
'
( A' B ' C ' )' ABC
I
IL
0.4mA, I IH 20 A。给定V _ CC 5V, 要求
OC门的输出高低电平满足V OL 0.4V ,V OH 3.2V。
R L(max)
V DD VOH 5 3.2 K 4.29k nI OH mI IH 0.1 3 0.02 6
（c ） Y (A B )
（d）
Y

1时) A(当（G 1 G 2 ） 0时) 高阻态 (当（G 1 G 2 ）
【题3.14】指出图3.14中各门电路的输出时什么状态（高电 平、低电平、高阻态）。已知这些门电路都是74系列TTL电 路。
解：
Y1为低电平， Y2为高电平， Y3为高电平， Y4为低电平， Y5为低电平，Y6为高阻态， Y7为高电平， Y8为低电平。
vE
vI 10 vE v I 5.1V 5.1 18
10 5.1V 2.2V 5.1 18
5 10 vE 5 5.1V 1.69V 5.1 18
vE VBE 1.69 0.7 iB A 0.25mA 3 RE 3.97 10
16 mA
V
OH
3.2 V
-0.4mA
V
OL
0.4 V
NL
I OL (max) I IL

16 10 1.6
V
OH
3.2 V
1 IOH (max) 1 0.4 NH 103 5 2 I IH 2 40
V
IH
4V
V
IL
0.4 V
I
IH
20 A
第三章 门电路
解：两种情况下的电压波形图如图A3.4所示。
【题3.7】试分析图3.7中各电路图的逻辑功能，写出输出的 逻辑函数式。
（a）图P3.7（a）电路可划分为四个反相器电路和一个三输 入端的与非门电路，如图所示。从输入到输出逐级写出输出 的逻辑函数式，
A1 A ,B1 B , C1 C , D ( A1B1C1 )
故 R L 的取值范围应为：
0.9k
R
L
31.6k
I
OH ( max )
5A
I
OL( max )
5.2mA
0.33 V
I
OL( max )
Y (A
1 A2 B 1 B 2 C 1C 2 D 1 D 2)
'
R L(max)
V DD VOH 5 4.4 20k 6 6 nI OH mI IH 4 5 10 10 10
【题3.15】说明图P3.15中各门电路的输出是高电平还是低电 平。已知它们都是74HC系列的CMOS电路。
解：Y1为高电平，Y2为高电平，Y3为低电平，Y4为低电 平
V I
OH
3.2 V, V OL 0.4V
40 A。 V OL 0.4V
IH
I
I
OH ( max )
OL( max )