0
&
若有一按钮被 按下，比如第 一个钮。
清零
被封
这时其它按钮被 0 按下也没反应。
CP
74LS112（JK触发器） 74LS74（D触发器）
J
CP K Q CP Q Q D Q
JK触发器的逻辑符号
D触发器的逻辑符号
1.在应用触发器时，要特别注意触发形式，否则很容易 造成整个数字系统工作不正常。 2. 边沿触发抗干扰能力强，且不存在空翻，应用较广泛。
触发器的逻辑功能分类及相互间的转换 1.RS触发器：在CP脉冲操作下，根据R、S情况的不 同，凡是具有置0、置1和保持功能的电路，都叫RS 触发器。 2.D触发器：在CP操作下，根据D的不同，凡是具有 置1、 置0功能的电路，都称为D触发器。 3.T触发器：在CP操作下，根据T的不同，凡是具有保 持和翻转功能的电路，都称为T触发器。 4.T′触发器：在CP操作下，只具有翻转功能的电路 称为T ′触发器。 5.JK触发器：在CP操作下，根据J、K的不同，凡是 具有置1、置0、翻转、保持功能的电路，都称为JK 触发器。
Q
Q
CLR Q
1
2
3
4
5
6
7
8
公用清零 清零 1Q
1Q
1D
2D
2Q 2Q GND
+5V
4
74LS175
接 逻 辑 电 平
5 12 13
Q1 Q2 D2 Q2 D3 Q3 Q3 D4 Q4 CLR CP Q 4
1 9 3
D1
Q1
2 3 7 6 10 11 15 14
0
1.2.4.5
主持人控明
在数字电路中，各种信息都是用二进制 这一基本工作信号来表示的，而触发器是存 放这种信号的基本单元。由于触发器结构简 单，工作可靠，在基本触发器的基础上能演 变出许许多多的其他应用电路，因此被广泛 运用。特别是时钟控制的触发器为同时控制 多个触发器的工作状态提供了条件，它是时 序电路的基础单元电路，常被用来构造信息 的传输、缓冲、锁存电路及其他常用电路。
实验四
触发器功能测试及应用
74LS00, 74LS21,74LS74, 74LS112 ,74LS175.
一:实验目的
1. 熟悉JK触发器、D触发器的 逻辑功能测试。
２. 熟悉触发器的实际应用。
二、实验仪器设备和器件
1.实验仪器;数字实验箱、数字 示波器、台式数字万用表。 2.集成电路：74LS00、 74LS21、 74LS74、 74LS112、 74LS175。
74LS112管脚排列图及功能测试接线图
注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变
J
K 0 1 0 1
Q n 1 Qn
功能 保持 置0 置1 翻转
功 能 表
0 0 1 1
0
Qn
1
CP
波 形 图
J K Q
当J=K=1时，在CP下降沿翻转
CP Q Q
0
1
74LS74管脚排列图及功能测试接线图
四、实验内容
1.触发器功能转换及测试。 2.触发器的实际应用。
三、实验原理
触发器是基本的逻辑单元，它具有 两个稳态状态，在一定的外加信号作 用下可以由一种稳定状态变为另一稳 定态；无外加信号作用时，将维持原 状态不变。因为触发器是一种具有记 忆功能的二进制存贮单元，所以是构 成各种时序电路的基本逻辑单元。
电路的核心是74LS175四D触发器。它的内部包含 了四个D触发器，各输入、输出以字头相区别， 管脚图见下页。
集成4D触发器74LS175（四D触发器）
USC
16
4Q 4Q
15 14
Q
CP D
4D
13
3D 3Q
12 11
Q
D
3Q 时钟 公用时钟
10 9
Q CLR
Q CLR
CP
CLR Q
CP
D
D
CP
触发器的功能转换
将JK触发器转换成 器，并测试其功能。 触发
D型触发器转换成JK触发器
D→JK
Q n 1 JQ n K Q n JQ n K Q n D
CP K J
1
Q
&
&
D
&
Q
应用之一：四人抢答电路
工作原理：抢答开始时，由主持人清除信号，按下复 位开关，74LS175的输出Q1～Q4全为0，所有发光二极管 LED均熄灭，当主持人宣布“抢答开始”后，首先作出 判断的参赛者立即按下开关，例如：K1按下，此时Q1 为高电平，对应的发光二极管亮，同时Q1为“0”，通 过与非门送出信号锁住其余三个选手的电路，不再接 受其它信号，直到主持人再次清除信号为止。
1 2
74LS00
&
6
74LS21
赛前先清零
CP
输出为零 发光管不亮
+5V
Q1 Q2 D2 Q2 D3 Q3 Q3 D4 Q4 CLR CP Q 4
& 清零
点亮
D1
Q1
1
&
反相端都为1
开启
CP
1
+5V D1 =0 Q1 Q2 D2
Q2 D3 Q3 Q3 D4 Q4 CLR CP Q 4
&
Q1
=1
触发器的使用规则
• 1.通常根据数字系统的时序配合关系正确选用触发器，除特 殊功能外，一般在同一系统中选择相同触发方式的同类型触 发器较好。 • 2.工作速度要求较高的情况下采用边沿触发方式的触发器较 好。但速度越高，越易受外界干扰。上升沿触发还是下降沿 触发，原则上没有优劣之分。如果是TTL电路的触发器，因为 输出为“0”时的驱动能力远强于输出为“1”时的驱动能力， 尤其是当集电极开路输出时上升边沿更差，为此选用下降沿 触发更好些。 • 3.触发器在使用前必须经过全面测试才能保证可靠性。使用 时必须注意置“1”和复“0”脉冲的最小宽度及恢复时间。 • 4.触发器翻转时的动态功耗远大于静态功耗，为此系统设计 者应尽可能避免同一封装内的触发器同时翻转（尤其是甚高 速电路）。 • 5.CMOS集成触发器与TTL集成触发器在逻辑功能、触发方式上 基本相同。使用时不宜将这两种器件同时使用。因CMOS内部 电路结构及对触发时钟脉冲的要求与TTL存在较大的差别。
触发器说明
触发器是计数器、分频器、移位寄存器 等电路的基本单元电路之一，是这些电路的 重要逻辑单元电路。此外，在信号产生、波 形变换和控制电路中也常常使用触发器。其 中应用最广泛的是D触发器，它是构成其他 触发器的基本单元电路之一。J-K触发器实 际上是在D触发器的基础上增加门控制电路， 而成为功能比较齐全的触发器。 J-K触发器 具有计数功能，广泛应用于时序逻辑电路中。