实验四 组合逻辑电路的设计（二）
一、实验目的
1． 熟悉各种常用MSI 组合逻辑电路的功能与使用方法； 2． 掌握多片MSI 组合逻辑电路的级联、功能扩展； 3． 学会使用MSI 逻辑器件设计组合电路；
4． 进一步培养查找和排除数字电路常见故障的能力。

二、实验器件
1． 74LS151 八选一数据选择器 2． 74LS283 四位二进制全加器 三、实验原理
见实验三。

四、设计举例
例：使用全加器实现四位二进制相减。

原理：减去某个二进制数就是加上该数的补码（即反码加“1”），所以二进制数A 和B 相加，先将B 变为反码，然后与数A 相加，并令C1=1，即可。

电路如图4—1示：
A 0A 2A 3
A 1
被减数
减数
B 0 B 1B 2B 3
V CC
C 4
C 1
C 0∑
∑1
∑2∑3
∑0图 4-1
例：设计一四变量输入组合逻辑电路。

当四个输入中有奇数个高电平“1”时
输出高电平“1”，否则输出低电平“0”。

原理：设输入四变量为DCBA ，输出为Y ，其真值表入图4—2（a ）所示，输出函数Y 为：
Y
B C
D
A B
C
D 1D 2D 3D 4D 5D 6D 7
D 0∙∙∙
∙
∙∙
A
(b)
用八选一数据选择器实现四变量逻辑函数时，以其中3个变量做地址，另外一个变量做数据。

选DCB三变量作为地址，A为数据，画出电路图如图4—2（b）：五、实验内容
1．用八选一数据选择器74LS151设计一个8421BCD非法码检测电路，当输入为非法码组时，输出为1，否则为零。

2．用全加器实现2位二进制数相乘。

六、实验报告要求
1．画出各实验步骤的实验电路逻辑图，并分析实验结果。

2．总结MSI器件的功能及使用方法。