0000 →1011 →1111 →0110 →？
17 2015/11/23 模拟电子学基础 此处：１０－＞０１，若先变１１，则１１１１，若先变００，则１１０１．Ｃ
复旦大学信息科学与工程学院
临界竞争与非临界竞争

基本型异步时序电路在某个输入作用下，从一 个稳定状态转换到另一个稳定状态时，如果有 多于一个的状态变量需要同时发生变化，则称 电路存在竞争
11 00 01 11 11
10 00 00 11 11
12
初始状态 共有8个稳定状态
01 11 10
2015/11/23
00
模拟电子学基础
复旦大学信息科学与工程学院

状态转换图
10 01 00 0110 1100 01 11 00 11 0101 01 1111 1101 01 10 11 00 1011
每次输入发生改变后，必须等待电路稳定 后方可允许下一个输入发生变化 无冒险 无临界竞争

2015/11/23
模拟电子学基础
28
复旦大学信息科学与工程学院
基本型异步时序电路设计的一般过程
原始 问题
状态转 换图 状态流 程表
化 简
状 态 分 配
激励 函数 输出 函数
逻 辑 图
自然语言描述， 也可以用波形图 或其他方式描述
注意状态转换的相邻 性，使得状态转换不 发生临界竞争。
不能存在 冒险
2015/11/23
模拟电子学基础
29
复旦大学信息科学与工程学院
例
设计一个异步时序电路，它有两个输入端 x1x2， 一个输出端 z。当输入 x1x2 = 00时，输出 z = 0。 若在 x1 由 0 变 1 时 x2 已经是逻辑 1，即 x2在 x1

2015/11/23 此处：所作的各种假设，列出来。
模拟电子学基础
4
复旦大学信息科学与工程学院

P204 图5-2的例子：分析输入发生变化后，输 出达到稳定的过程。
基本型异步时序电路的两个基本限制条件： （1）在电路达到稳定状态之前不允许输入发生 变化。 （2）每个时刻只允许一个输入变量发生变化。
y1 1 &
1
&
&
Y1 z
& & y2 & Y2
输出
状态
2015/11/23 模拟电子学基础
激励
11
复旦大学信息科学与工程学院

激励函数和状态流程表
Y1 x1 x2 y2 x2 y1 y 2 x1 y1 Y2 x1 y1 x2 y2
y1 y2
00
x1x2
00 00 00 00
01 10 01 01 10

相邻状态分配的例子
原始问题
x1x2
A B C D
要求的相邻 关系
10 B B D B C 11
01
相邻编码后的 状态流程表
s x1x2
00 10 11 00 00 11 11 01 01 10 10 01 01 11 00 10 10 00 10 10 10 01 01
s
00 A C C D
01 B B D D
x1x2=11 11 01 10 11
状态转换过程
2015/11/23 模拟电子学基础 此处：状态指的什么东西？ Ｘ１ｘ２ｙ１ｙ２
7
复旦大学信息科学与工程学院
状态转换图
01 00
dd01
dd
0000
10
dd10
dd
初始总态
功能：类似抢答器
2015/11/23 模拟电子学基础
8
复旦大学信息科学与工程学院
23
复旦大学信息科学与工程学院
相邻的状态分配

相邻状态：
001 00 01 000 011 10 11 010 110 101 100 111

相邻状态分配： 使每个稳定态与它的激励态相邻，可以避免临 界竞争。
24
2015/11/23 模拟电子学基础 此处：稳定态、激励态，分别是什么？
复旦大学信息科学与工程学院
若在输入x2为逻辑1期间，输入x1发生0到1的变化（上
2015/11/23
模拟电子学基础
15
复旦大学信息科学与工程学院
5.2 基本型异步时序电路中的竞争与冒险

X1 X2
竞争的例子
y1 1 &
&
&
Y1ቤተ መጻሕፍቲ ባይዱ
1
& & & & y2
Y1 x1 x2 y1 x1 y1 y 2 x1 x2 Y2 x2 y1 x1 y1
模拟电子学基础
19


2015/11/23
复旦大学信息科学与工程学院
临界竞争的例子1
不同的转换次 序导致不同的 结果：临界竞 争 不同的转换次 序，相同的结 果：非临界竞 争
y1y2
00 01 11
x1x2
00 11 11 10
01 00 00 00 00
11 11 01 11 11
10 01 01 11 00
为显式的输入对待
2015/11/23 模拟电子学基础
2
复旦大学信息科学与工程学院
5.1 基本型异步时序电路分析

基本型异步时序电路的模型
z1 输出变量 zn
x1 输入变量 xm
y1 系统状态 yr
组合电路
Y1
Yr 激励状态 延时
系统总态 {x1,...xm,y1,...yr}
2015/11/23
延时
之前变为1，则输出 z = x1x2。若 x1 在 x2之前变为
1 则输出 z = 0。
A x1 x2 z t0
2015/11/23
B
C
D
A
E
F
G
A
t1 t2
t3
t4
t5
模拟电子学基础
t6
t7 t8
t9
30
复旦大学信息科学与工程学院
状态转换图与状态流程表
B/0 01 A/0 00 10 00 E/0 10 11 F/0 01 00 11 G/0 00 11 01 C/1 10 D/0 00 11 状态 A B C D E F G 激励态 X = 00 A A A A A X = 01 B B B G G X = 11 C C F F F C X = 10 E D D E E 输出 0 0 1 0 0 0 0
x1 x2 Y1 Y2 y1 y2 z t0 t1 t2 t3
2015/11/23 此处：先给出Ｙ１Ｙ２，再延时。
z x1 y1
t4
t5
t6
t7
t8
t9 t10
t11
t12
14
模拟电子学基础
复旦大学信息科学与工程学院

功能描述
升沿），则在随后的x1第一个逻辑1期间输出等于逻 辑0，其余时间均输出逻辑1。
E
011
C 010
B
001
应该是：增加了三个中间状态。
增加了两个中间状态，使得所 有状态转换都是相邻的
27 2015/11/23 模拟电子学基础 此处：画图的顺序是什么？从ｙ１ｙ２ｙ３状态到ｘ１ｘ２激励后状态的变化相邻
复旦大学信息科学与工程学院
5.3 基本型异步时序电路设计
限制与要求

每次只允许一个输入变量发生改变
基本型异步时序电路状态转换的特点

假定所有输入中每次只有一个输入发生改变，
所以没有类似00→11的状态转换。

输入改变以后，到达的总态如果是不稳定总态，
则状态转换过程将继续进行，直到到达稳定总
态。
2015/11/23
模拟电子学基础
9
复旦大学信息科学与工程学院
基本型异步时序电路分析的一般过程
激励方程
复旦大学信息科学与工程学院
第5章 异步时序电路
本章内容：ｐ１－２６，ｐ４9－５５
复旦大学信息科学与工程学院
异步时序电路的分类

基本型异步时序电路
没有触发器，依靠电路反馈记忆状态，输入信 号为电平型信号 脉冲型异步时序电路 依靠触发器记忆状态，输入为脉冲信号（时钟

信号），但是没有统一的时钟，并且将时钟作
0000 00 1000 10 10 11
包含所有稳定状态和所有转换途径
2015/11/23 模拟电子学基础 此处：稳定状态指的什么？Ｘ１ｘ２ｙ１ｙ２
13
复旦大学信息科学与工程学院

在特定输入条件下的时序图
输入x1x2 = 00,01,11,10,00,01,11,01,11,10,00,10,00 总态x1x2y1y2 = 0000, 0110, 1111, 1011, 0000, 0110, 1111, 0101, 1101, 1000, 0000, 1000, 0000


2015/11/23
模拟电子学基础
5
复旦大学信息科学与工程学院
基本型异步时序电路分析的例子
X1
1
& & & Y1
系 统 总 态
y1 y2 X2
1
& & & Y2
RES
系统状态
假想的延时环节
激励状态
6
2015/11/23 模拟电子学基础 此处：假想的延时环节具体是什么？线路延迟。
复旦大学信息科学与工程学院
Y2
1
2015/11/23
模拟电子学基础
16
复旦大学信息科学与工程学院