课程设计任务书设计题目：生产流水线监控系统设计教研室主任：指导教师：年月日摘要当代计算机是微电子学与计算数学相结合的产物。
微电子学的基本元件及其集成电路构成了他的硬件基础；而计算数学的计算方法与数据结构则构成计算机的软件基础。
自从1945年底世界上第一台电子数字计算机ENIAC诞生以来,计算机技术取得了异常迅猛的发展。
由电子管、晶体管、集成电路以至第四代的超大规模集成电路计算机,都与微电子技术的进步密切相关,且以所采用的逻辑元件作为划分每代的标志。
计算机正是大规模集成电路孕育的产物。
微型计算机被广泛地用于数值计算和工业控制之中。
数据采集系统是计算机在工业控制中最为普遍的应用系统。
他的任务是采集生产过程中的工况参数并经过 A/ D 转换器送入内存储器 , CPU 将再对这些参数、数据进行分析、运算和处理 , 如数字滤波、量纲变换、仪表误差修正、数字显示、越限报警、打印制表等功能。
若再配上输出通道就可以方便地组成计算机控制系统。
此次设计为一生产流水线监控系统，每当一定数目的产品下线，该系统能发出提示信息；根据需要，系统能给出当天已生产产品的总的数量。
利用KK1+开关模拟流水线上通过的产品，每按动一次开关就相当于有一个产品下线；现要求每当有若干个（自定）产品下线，系统给出提示信息，同时发出提示声音。
另外，根据需要，管理者可随时察看当天已经生产的产品数量。
关键字：流水线发声中断目录1 设计内容和要求 (1)1.1设计题目 (1)1.2设计要求 (1)1.3设计目的 (1)2 设计原理与方法 (2)2.1开发环境 (2)2.2原理说明 (2)2.2.1 发声原理 (2)2.2.2 中断原理 (2)2.2.3 定时器原理 (3)2.2.4 计数原理 (3)2.3设计思想 (3)3 芯片介绍 (4)3.18253/8254芯片介绍 (4)3.1.1 8253/8254引脚图如下（图3-1） (4)3.28255芯片介绍 (5)3.2.1 8255特性 (5)3.2.2 8255引脚功能 (5)3.2.3 8255引脚图如下图(图3-2) (6)3.38259芯片介绍 (6)3.3.1 8259工作原理 (6)3.3.2 8259主要功能 (8)3.3.3 8259引脚图(如图3-3) (8)4 系统设计 (9)4.1流程图 (9)4.2连线图 (10)4.3电子发生器程序流程图(图4-4) (12)5 测试结果 (13)总结 (14)参考文献 (15)附录源代码 (16)1 设计内容和要求1.1 设计题目生产流水线监控系统设计1.2 设计要求1、采用模拟计数装置，自行设计外围电路，将光电检测开关的色标信号（代替工件）送给TDN微机原理实验箱中的8253进行计数。
2. 设计一生产流水线监控系统，每当一定数目的产品下线，该系统能发出提示信息；根据需要，系统能给出当天已生产产品的总的数量。
3. 利用KK1+开关模拟流水线上通过的产品，每按动一次开关就相当于有一个产品下线；现要求每当有若干个（自定）产品下线，系统给出提示信息，同时发出提示声音(使发声器发声，持续时间3秒钟)。
另外，根据需要，管理者可随时察看当天已经生产的产品数量。
根据需要，需选择的芯片有8254，8259；其他参数可运行check.exe程序查询1.3 设计目的系统目标设计利用TDN微机原理实验箱以及自行设计的外围检测电路，制作一个能测量某流水线工件个数，并显示报警的简易检测装置。
光电开光的引线说明及内部结构图:实验箱中，8255的地址为60H、61H、62H、63H，8253的地址为40H、41H、42H、43H。
对用户开放的引脚如图：中断控制采用系统总线上的IR6（中断向量地址：0038H--003BH）实现。
2 设计原理与方法2.1开发环境生产流水线监控系统的开发与运行环境如下：硬件条件：微机，SUPERPRO 编程器、GAL 、EEPROM 芯片,TEC-2000教学机； 软件条件：监控程序MONITOR 、交叉汇编程序、GAL 逻辑的设计开发软件FM 软件。
2.2 原理说明2.2.1 发声原理设定闹铃时间，当设定的闹铃时间相等时，调用函数，闹铃开始响，3秒钟后闹铃标志取反，闹铃结束。
2.2.2 中断原理按动KK1开关，当按下10次时，调用延时子程序产生中断。
中断过程示意图如下(图2-1)图2-1中断过程示意图中断服务2.2.3 定时器原理利用延时子程序来实现定时操作。
2.2.4 计数原理每次有产品下线时，计数器自动加1。
2.3 设计思想某产品的包装流水线中，一个包装箱能装10罐饮料。
装箱时希望流水线上每通过10罐饮料，流水线要停3秒以等待包装箱封口，然后继续通过下一箱的10罐。
流水线就是这样周而复始的运作。
利用一片8254来完成流水线控制中的定时和计数功能。
假设8254的端口地址为8CH~8FH，采用的时钟频率是2KHz。
用8254的计数通道1作为计数器，用于产品下线的计数；计数通道2作为定时器，定时为3S。
当计数通道1的OUT脚出现0到1的跳变的时候，将启动计数通道2开始定时，而计数通道2定时阶段将控制计数通道1停止计数，只有其定时结束并停止定时阶段才可再次启动计数通道1开始计数。
3 芯片介绍3.1 8253/8254芯片介绍intel8253是NMOS工艺制成的可编程计数器/定时器，有几种芯片型号，外形引脚及功能都是兼容的，只是工作的最高计数速率有所差异，例如8253（2.6MHz）,8253-5(5MHz)8253内部有三个计数器，分别成为计数器0、计数器1和计数器2，他们的机构完全相同。
每个计数器的输入和输出都决定于设置在控制寄存器中的控制字，互相之间工作完全独立。
每个计数器通过三个引脚和外部联系，一个为时钟输入端CLK，一个为门控信号输入端GATE，另一个为输出端OUT。
每个计数器内部有一个8位的控制寄存器，还有一个16位的计数初值寄存器CR、一个计数执行部件CE和一个输出锁存器OL。
执行部件实际上是一个16位的减法计数器，它的起始值就是初值寄存器的值，而初始值寄存器的值是通过程序设置的。
输出锁存器的值是通过程序设置的。
输出锁存器OL用来锁存计数执行部件CE的内容，从而使CPU可以对此进行读操作。
顺便提一下，CR、CE和OL都是16位寄存器，但是也可以作8位寄存器来用。
3.1.1 8253/8254引脚图如下（图3-1）图3-1 8253引脚图3.2 8255芯片介绍3.2.1 8255特性(1)一个并行输入/输出的LSI芯片,多功能的I/O器件,可作为CPU总线与外围的接口.(2)具有24个可编程设置的I/O口,即使3组8位的I/O口为PA口,PB 口和PC口.它们又可分为两组12位的I/O口,A组包括A口及C口(高4位,PC4~PC7),B组包括B口及C口(低4位,PC0~PC3).A组可设置为基本的I/O 口,闪控(STROBE)的I/O闪控式,双向I/O3种模式;B组只能设置为基本I/O或闪控式I/O两种模式,而这些操作模式完全由控制寄存器的控制字决定.3.2.2 8255引脚功能RESET:复位输入线，当该输入端外于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有I/O口均被置成输入方式。
CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0时,表示芯片被选中，允许8255与CPU进行通讯;/CS=1时,8255无法与CPU做数据传输.RD:读信号线，当这个输入引脚为低电平时,即/RD=0且/CS=0时,允许8255通过数据总线向CPU发送数据或状态信息，即CPU从8255读取信息或数据。
WR:写入信号，当这个输入引脚为低电平时,即/WR=0且/CS=0时,允许CPU将数据或控制字写入8255。
D0～D7:三态双向数据总线，8255与CPU数据传送的通道，当CPU 执行输入输出指令时，通过它实现8位数据的读/写操作，控制字和状态信息也通过数据总线传送。
PA0～PA7:端口A输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入锁存器。
PB0～PB7:端口B输入输出线，一个8位的I/O锁存器，一个8位的输入输出缓冲器。
PC0～PC7:端口C输入输出线，一个8位的数据输出锁存器/缓冲器，一个8位的数据输入缓冲器。
端口C可以通过工作方式设定而分成2个4位的端口，每个4位的端口包含一个4位的锁存器，分别与端口A和端口B配合使用，可作为控制信号输出或状态信号输入端口。
'A0,A1:地址选择线,用来选择8255的PA口,PB口,PC口和控制寄存器.当A0=0,A1=0时,PA口被选择;当A0=0,A1=1时,PB口被选择;当A0=1,A1=0时,PC口被选择;当A0=1.A1=1时,控制寄存器被选择.3.2.3 8255引脚图如下图(图3-2)图3-2 8255引脚图3.3 8259芯片介绍3.3.1 8259工作原理首先，一个外部中断请求信号通过中断请求线IRQ，传输到IMR（中断屏蔽寄存器），IMR根据所设定的中断屏蔽字（OCW1），决定是将其丢弃还是接受。
如果可以接受，则8259A将IRR（中断请求暂存寄存器）中代表此IRQ的位置位，以表示此IRQ有中断请求信号，并同时向CPU的INTR（中断请求）管脚发送一个信号，但CPU这时可能正在执行一条指令，因此CPU不会立即响应，而当这CPU正忙着执行某条指令时，还有可能有其余的IRQ线送来中断请求，这些请求都会接受IMR的挑选，如果没有被屏蔽，那么这些请求也会被放到IRR中，也即IRR中代表它们的IRQ的相应位会被置1。
当CPU执行完一条指令时后，会检查一下INTR管脚是否有信号，如果发现有信号，就会转到中断服务，此时，CPU会立即向8259A芯片的INTA（中断应答）管脚发送一个信号。
当芯片收到此信号后，判优部件开始工作，它在IRR 中，挑选优先级最高的中断，将中断请求送到ISR（中断服务寄存器），也即将ISR中代表此IRQ的位置位，并将IRR中相应位置零，表明此中断正在接受CPU 的处理。
同时，将它的编号写入中断向量寄存器IVR的低三位（IVR正是由ICW2所指定的，不知你是否还记得ICW2的最低三位在指定时都是0，而在这里，它们被利用了！）这时，CPU还会送来第二个INTA信号，当收到此信号后，芯片将IVR中的内容，也就是此中断的中断号送上通向CPU的数据线。
这个内容看起来仿佛十分复杂，但如果我们用一个很简单的比喻来解释就好理解了。
CPU就相当于一个公司的老总，而8259A芯片就相当于这个老总的秘书，现在有很多人想见老总，但老总正在打电话，于是交由秘书先行接待。
每个想见老总的人都需要把自己的名片交给秘书，秘书首先看看名片，有没有老总明确表示不愿见到的人，如果没有就把它放到一个盒子里面，这时老总的电话还没打完，但不停的有人递上名片求见老总，秘书就把符合要求的名片全放在盒子里了。