《电子线路课程设计报告》系别：自动化专业班级：电气专1001学生姓名：龙仁涛指导教师：梁宗善（课程设计时间：2012 年1 月4 日——2012 年1 月10 日）华中科技大学武昌分校目录1. 课程设计目的 (3)2. 课程设计题目描述和要求 (3)3. 比较和选定设计的系统方案 (4)4. 单元电路设计及工作原理 (5)5. 调试过程及分析 (13)6. 课程设计总结 (14)7.参考文献 (15)8.附件一：系统完整电路图 (16)9. 附件二：各单元电路关键点实测波形图 (17)10. 附件二：系统所需元器件清单 (18)（要求：目录题头用三号黑体字居中，隔行书写目录内容。
目录中各级题序及标题用小四号黑体）一.课程设计目的《电子线路课程设计》主要目的是培养学生理论联系实际，综合运用模拟电路、数字电路、电子测试与实验等课程知识，掌握电路设计、组装、调试的综合能力，受到一次比较全面的训练。
同时通过独立完成课程设计使学生拓宽知识面，进一步加强电路设计、计算、熟练使用仪器测试分析故障以及编写设计报告的能力，为全面提高学生的工程设计能力与创新精神打下良好基础。
二.课程设计题目描述和要求1．课程设计题目描述数字频率计的设计采用专用集成电路和多片中小规模集成电路及数码显示器件等，设计一个测量频率范围1H Z~9999H Z，以及可将频率范围扩大10倍、扩大100倍的数字频率计。
设计出逻辑电路图，在实验板上完成组装、调试。
主要内容：①振荡器电路设计。
②分频器电路设计。
③计数、锁存、译码显示电路的设计。
④计数锁存控制电路的设计。
⑤门控、闸门电路的设计。
⑥波形整形电路的设计。
⑦频率范围扩展电路设计。
2.课程设计要求①明确学习目的，端正学习态度，提高对课程设计重要性的认识，以积极认真的态度参加课程设计工作，按要求完成规定的设计任务。
②端正设计思想，严肃工作作风，提高对所学知识的应用和分析能力、解决问题的能力，培养独立思考、刻苦钻研和创新的精神。
③严格遵守纪律，必须按规定的时间完成设计。
三.比较和选定设计的系统方案所谓频率，就是周期性信号在单位时间（1s）内变化的次数。
若在一定时间间隔T内测得这个周期信号的重复变化次数为N，则其频率可表示为：Nf x=T图1（a）是数字频率计的组成框图。
被测信号v x经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率f x相同。
时基电路提供标准时间基准信号Ⅱ，其高电平持续时间t1=1s。
当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。
若在闸门时间1s内计数器记得的脉冲个数为N，则被测信号频率f x=N（Hz）。
逻辑控制电路的作用有两个：一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生清零脉冲Ⅴ，使计数器每次测量从零开始计数。
各信号时序关系如图1（b）所示。
图1 数字频率计的组成框图和时序波形图四.单元电路设计及工作原理（1）衰减放大整形系统衰减放大整形系统包括衰减器、跟随器、放大器和施密特触发器，它将正弦波输入信号V I整形成同频率方波V O。
衰减器由分压器构成，测试信号首先通过衰减开关选择输入衰减倍率，幅值过大的被测信号经过分压器分压，送入后级放大器以免波形失真。
由运算放大器构成的射级跟随器起阻抗变换的作用，使输入阻抗提高。
由运算放大器构成的同相放大器的放大倍数为（R f+R1）/R1，改变R f的大小可以改变放大倍数。
系统的整形电路由施密特触发器组成，整形后的方波送到闸门以便计数。
①衰减器由三个大小不等的电阻串接而成，如图2所示。
1k Ω10k Ω51k Ω放大电路整形电路V IS图2 衰减器由分压器构成② 放大整形电路放大电路由3DG100和电阻电容组成，目的是将一定频率的周期信号（如正弦波、三角波等）进行放大。
整形电路是由555定时器构成施密特触发器，对放大器的输出信号进行整形，使之成为矩形脉冲。
将放大电路和整形电路级联起来构成如图3所示的放大整形电路。
10k Ω5Vc e41k Ω100K Ω51k Ω47μF10μF 51ΩRP1k ΩbR 1100k ΩR 310k ΩR 3100k Ω0.033μF5V384162555V I+图3放大整形电路（2）时基电路时基电路的作用是产生一个标准时间信号(高电平持续时间为1s)。
本实验中的标准时基信号根据所提供器件，由555定时器构成的多谐振荡器和3片74LS90构成的分频器（每一个74LS90为10分频）产生。
其完整电路如图4所示。
RP+5V 8472153555R 1100K Ω5.1K ΩR 25.1K Ω0.01μF0.1μFCC 1674LS90(2)74LS90(3)74LS90(1)分频器Q 3Q 2Q 1Q 0R 9(2)R O(1)CP A CP BQ 2Q 3Q 0Q 1Q 2Q 3Q 0Q 1R 9(2)R O(1)CP A CP B R 9(2)R O(1)CP A CP B 111214721100Hz 10Hz 1Hz图4 时基电路（3）逻辑控制电路根据图1（b ）所示波形，在时基信号Ⅱ结束时产生的负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清零信号Ⅴ。
脉冲信号Ⅳ和Ⅴ可由两个单稳态触发器74LS221产生，它们的脉冲宽度由电路的时间常数决定。
74LS221是一个双单稳态触发器，每一个触发器的功能如表1所示，输入输出波形关系如图5所示。
输入脉冲B 1触发后还可以借助B2再触发，使输出脉冲展宽，故称为可重触发。
由图5可见，未加重触发脉冲时的输出端Q的脉宽为t w1,加重触发脉冲后的脉宽变为t w2。
t w2=T+t w1其中t w1=0.45R ext C ext式中，R ext为其外接定时电阻，C ext为其外接定时电容。
表1 74LS221功能表图5 可重触发单稳态触发器的输入输出波形由74LS221组成的逻辑控制电路如图6所示。
当1D R =1B=1时，触发脉冲从1A 端输入，在触发端的负跳变作用下，输出端1Q 可获得一正脉冲，采用相同的连接可在2Q 端获得一负脉冲，其波形关系正好满足图1（b ）所示波形Ⅳ和Ⅴ的要求。
逻辑控制电路14123151613+RectV CC 1Q 1Q C ext 1A 1B 1R D 74LS221(1)123.3K ΩR ectC ext 0.01μF69101171612+R ect V CC 1Q 1Q C ext 2A 2B 2R D 74LS221(2)123.3K ΩR ectC ext0.01μF+5V+5V +5V图6 逻辑控制电路（4）闸门电路闸门电路由与非门组成，该电路有两个输入端和一个输出端，输入端的一端接门控信号，另一端接整形后的被测方波信号。
闸门是否开通受门控信号的控制，当门控信号为高电平时，闸门开启，而门控信号为低电平时，闸门关闭。
显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是闸门开启时间。
可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，计数显示系统再把闸门的输出结果显示出来，就可以得到被测信号的频率。
（5）计数锁存电路计数锁存电路由计数器和锁存器组成，计数锁存电路如图7所示。
74LS90(2)74LS90(1)CP 74LS90(4)74LS90(3)Q 2Q 3Q 0Q 1CP A CP B R 9(2)计数器锁存器74LS273(1)8Q 5Q 5D 4Q4D 1Q1D 19161512965274LS273(2)1916151296528Q 5Q 4Q1Q8D8D 5D4D 1DCPQ 3Q 2Q 1Q 0R O(1)R 9(2)R O(1)CP A CP BQ 2Q 3Q 0Q 1Q 2Q 3Q 0Q 1R 9(2)R O(1)CP A CP B R 9(2)R O(1)CP A CP B14171813874311891214721+5V控制信号SB3.3k Ω&&闸门锁存信号清零信号被测信号图7 计数锁存电路① 计数器根据题意频率值由4位数字显示，则计数器相应由4片74LS90级联构成。
② 锁存器锁存器的作用是将计数器在1s 结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值。
如图1（b ）所示，1s 计数时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。
选用8位锁存器74LS273可以完成上述功能。
8D 锁存器74LS273管脚图如图8所示。
当时钟脉冲CP 的正跳沿来到时，锁存器的输出等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端。
正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变。
所以在计数期间，计数器的输出不会送到译码显示器。
图8 74LS273 8D锁存器管脚图（7）整体电路设计数字频率计整体电路如图9所示。
RP+5V 84762153555R 1100K Ω5.1K ΩR 25.1K Ω0.01μF0.1μFCC 174LS90(2)74LS90(1)CP 74LS90(4)74LS90(3)Q 2Q 3Q 0Q 1CP A CP B R 9(2)计数器锁存器译码器显示器74LS273(1)8Q 5Q 5D 4Q4D 1Q 1D191615129652…………CC4511(4)LELTBL 74LS273(2)CC4511(3)CC4511(2)CC4511(1)1916151296528Q 5Q 4Q1Q8D8D 5D4D 1DCPQ 3Q 2Q 1Q 0R O(1)R 9(2)R O(1)CP A CP BQ 2Q 3Q 0Q 1Q 2Q 3Q 0Q 1R 9(2)R O(1)CP A CP B R 9(2)R O(1)CP A CP B14171813874311891214721+5V6217D C B A ag+5V逻辑控制电路SB3.3k Ω&14123151613+RectV CC 1Q 1Q C ext 1A 1B 1R D 74LS221(1)123.3K ΩR ectC ext 0.01μF69101171612+R ect V CC 2Q C ext 2A 2B 2R D 74LS221(2)123.3K ΩR ectC ext0.01μF+5V +5V +5V&闸门74LS90(2)74LS90(3)74LS90(1)分频器Q 3Q 2Q 1Q 0R 9(2)R O(1)CP A CP BQ 2Q 3Q 0Q 1Q 2Q 3Q 0Q 1R 9(2)R O(1)CP A CP B R 9(2)R O(1)CP A CP B 111214721100Hz 10Hz 1Hz2CP 74LS761262Q 11JK 触发器10k Ω5Vc e41k Ω100K Ω51k Ω47μF10μF 51ΩRP1k ΩbR 1100k ΩR 310k ΩR 3100k Ω0.033μF5V384162555V I+图9 数字频率计整体电路五.调试过程及分析（1）全部连线接好以后，仔细检查一遍。