注意事项：
1.考生将姓名、学号等信息写在试卷相应位置；
2.必须使用蓝(黑)色钢笔或签字笔在规定位置答题；
3.注意字迹清楚，保持卷面整洁。

7. 微程序存放在计算机系统的（）中。

A.主存储器
B. 外存储器
C. 控制存储器
D.CACHE
8. 采用周期挪用DMA方式传递数据时，需要挪用一个或几个（）时间。

A．指令周期 B．时钟周期 C．机器周期 D．存储周期
9. CACHE的块替换全部由（）实现。

A. 操作系统
B. 系统软件
C.硬件
D.固件
10.寄存器寻址方式中，操作数处在（）。

A．通用寄存器 B．堆栈 C．主存储器 D．程序计数器
二、判断题【每小题1分，共10分】
（将正确“T”或者错误“F”填入下表）
题号 1 2 3 4 5 6 7 8 9 10 总分
答案
1.设置高速缓冲存储器的目的是为了取代主存达到高速存取。

2.微程序控制方式中一条机器指令由一条微指令解释。

3.存储器字扩展是指存储器的存储单元数不变，而存储单元长度是
存储芯片数据位数的整数倍。

4.CPU中保存当前正在执行的指令的寄存器是程序计数器。

5.虚拟存储器分为页式、段式、段页式三种。

6.操作数地址在指令中的寻址方式为直接寻址。

7.传统CPU由控制器和存储器两部分组成。

8.半导体存储器都是易失性存储器。

9.从控制存储器取出一条微指令并执行它的时间称为指令周期。

10.独立请求方式是集中式总线仲裁中响应速度最快的。

B－2 共4 页
B －3 共 4 页
三、计算题【每小题10分，共30分】
1、某计算机系统中内存由CACHE 和主存构成，CPU 执行一段程序时，cache 完成存取的次数为2700次，主存完成存取的次数为300次，已
知CACHE 的存取周期为50ns,主存的访问周期为240ns,请计算CACHE/主存层次的：(1)平均访问时间；（2）效率。

2、有一个五级浮点加法运算流水线分别完成求阶差、对阶、尾数运算、规格化、舍入处理五步操作，每个过程段所需要的时间分别为：T1=60ns ，T2=50ns ，T3=100ns ，T4=80ns ，T5=50ns ，若忽略级间缓存时间，并每个过程段的时间都相同，则当该流水线连续执行20次浮点运算时，请计算下列指标： （1） 该流水线加速比；（2）该流水线的吞吐率。

3、某磁盘组有4个记录面，
每面有250个磁道，磁盘转速为4800转/分，
数据传输率为184000B/s 。

请计算该磁盘组的： （1）总容量；（2）平均等待时间。

四、简答题【每小题5分，共15分】 1、
【5分】冯·诺依曼计算机由哪几个基本功能部件构成？各功能部件的主要功能是什么？ 2、【5分】什么是BCD 码？试举出至少三种BCD 码。

3、【5分】简述浮点加法运算的一般步骤。

五、综合应用题【共25分】 1、【10分】下图为某8位机的主存空间构成示意图，其中RAM 为8K*8的随机存储器，ROM 位8K*8位的只读存储器。

仔细分析该图，并按要求答题。

（1）地址寄存器AR 中低n 位中的n 是多少？
（2）该存储器最大空间有多少？已经构成的空间有多少？
注意事项：
1. 考生将姓名、学号等信息写在试卷相应位置；
2. 必须使用蓝(黑)色钢笔或签字笔在规定位置答题；
3. 注意字迹清楚，保持卷面整洁。

B －4 共 4 页
（3）图中构成的地址空间分布是怎样的？画出地址空间分布图。

2、【15分】某模型机的主要部件如下。

其中，M 为主存储器，DR 为数据缓冲寄存器，AR 为地址寄存器，IR 是指令寄存器，PC 是程序计数器，X 和Y 是暂存器，ALU 为多功能运算单元，R0和R1是通用寄存器。

要求：
（1）补充各部件之间的连接线构成完整的数据通路，并标明数据流动方向；
（2）画出 “ADD R0，[R1]” 的指令周期流程图。

该指令的含义是：将寄存器R0中的数据加上以寄存器R1中内容为地址的存储单元中的数据，结果写入R0中。

RAM
高3位 低 n 位
3-8译码器
CS 7～CS 0 地址寄存器AR
RAM
8位数据
ROM
低位地址
/CS 7
/WE
/CS 1
/CS 0
低位地址
低位地址 3。