半导体器件物理
© Dr. B. Li
2.读出原理
1状态：浮栅存入电子后，相当于加上负栅压，可以 形成沟道。因此，ID随VDS的增加而增加。
0状态：浮栅无电子存入时，不形成沟道，ID＝0， 只有当VDS较大时，横向p+ np+晶体管起作用，才有 小电流。
可见，加上适当的读出电压，则可区分1和0的状态。
2双介质结构（MIOSFET）
半导体器件物理
© Dr. B. Li
¾ 结构的本质及基本原理 结构本质：增强型绝缘栅FET 基本原理：将电荷存入栅介质，使阈值电压变化， 实现写0和1状态。
¾ 基本特性及要求 1电荷的存贮特性（写入能量低、电荷积累多、速度
快、效率高）。 2电荷保持特性（长时间不泄漏）。 3耐久性（反复写擦，特性不退化）。 4电荷擦除特性（能量低，最好用电方法擦除）。
入停止； +VG ↑，注入速率↑。 2读出
加+VG形成沟道。当浮栅存入电子后，所需阈值电压↑，加
适当VR，可判断“1”和“0”状态。 3清除方法
a)漏（或源）结反偏，雪崩击穿，使空穴进入浮栅与电子中和。
b)将浮栅的电子发射到漏（或源）区（隧穿效应）。
4实际用于构成EAROM（电可改写编程的只读存储器）
第十四章不挥发存储器
半导体器件物理
© Dr. B. Li
挥发性存储器
MOS存储器
双极型存储器
非挥发性存储器
半导体器件物理
© Dr. B. Li
¾ 不挥发（非易失）：存入的信号电荷泄漏小，能长 久保存。
¾ 不挥发存储器结构分类： 1浮栅结构 浮栅结构（雪崩注入式）(FAMOSFET） 叠栅结构 雪崩注入式(SAMOSFET) 沟道注入式（SIMOSFET） 正向注入式
¾当J1>J2（E1>E2)，则Q(t)增加。
¾E1>E2，即要求ε2> ε1。（高斯定理D1=D2，ε1E1＝ ε2E2)
半导体器件物理
© Dr. 2O3属F-N隧穿机构。 Si3N4属F-P发射机构。
半导体器件物理
© Dr. B. Li

存充入电电 电荷 荷后 、阈 阈ΔV值 值T=电电−压压CQ2变变= 化化− εd的Δ22 VQ变T和化充量对电电ΔV子电T电流荷与为充负电。时间
半导体器件物理
© Dr. B. Li
二、叠栅结构 1. 叠栅雪崩注入结构 a）（基本的）叠栅雪崩注入MOSFET（SAMOS）
半导体器件物理
© Dr. B. Li
1写入原理
利用漏结雪崩击穿向浮栅注入电子，表面栅加+VG以 牵引电子。 存贮电荷量随时间的变化
t
∫ Q(t) = [J1(E1) − J2 (E2 )dt 0
半导体器件物理
© Dr. B. Li
1写入原理 G、S、D均加正电位，衬底加VB<0，衬底n＋p结正偏压， 电子从n＋型衬底注入p型外延层→SiO2→浮栅存储。
注：S、D加正电位，一方面有利于衬底n＋p型正偏压，另一方面 可在沟道位置形成耗尽层，存在强电场，有利于电子进入浮栅。
2读出
VT为正（+VG才能使p-Si形成反型层）。存入Q后（电子）， 所需VT↑；无Q时， VT低。加适当VR，可判断“1”和“0”状
态。 3清除
利用漏（或源）结雪崩击穿向浮栅注入空穴（与电子中和）； 也可将浮栅的电子发射到漏（或源区）。（效果较差）
3. 叠栅沟道注入结构（SIMOS）
1写入
加+VG形成沟道。加大+VD，使沟道电场强度增强，形成热 电子，热电子越过势垒进入SiO2，再进入浮栅存贮。 注：电子进入浮栅后，浮栅电位↓，当与沟道等电位时，注
半导体器件物理
© Dr. B. Li
2读出原理 加-VG才能形成沟道（反型层），即阈值电压为负。 当存入电子后（负电荷），即需⏐ VT ⏐↓。若加一定 VDS和选择适当VR，则可区分“1”和“0”状态。
3电荷的清除 加+ VG，使电子从控制极流出（而此时从衬底隧穿进
入浮栅的电子极少）。
或：加- VG，使电子隧穿进入衬底（效果较差）。
目的：清除时，加适当VDS,可使电子从浮栅发射进入源区。
半导体器件物理
© Dr. B. Li
半导体器件物理
半导体器件物理
© Dr. B. Li
b）双结型叠栅雪崩注入结构 1写入原理
利用漏结（p+n)雪崩击穿向浮栅注入电子（加＋VG 牵引）。
2读出原理（与(a)相同）
3清除原理
利用源区域n＋p结雪崩击穿向浮栅注入空穴（以中 和电子）。（此时加-VG，源区加-Vs）
半导体器件物理
© Dr. B. Li
2、叠栅正向注入结构 利用衬底n＋p结正向注入
a)浮栅仅部分覆盖沟道区
目的：防止过擦除时，因浮栅荷正电荷而出现反型层，破 坏增强型工作；部分覆盖时，即使过擦除而出现反型层， 但对G极而言仍属增强型）。
b)沟道区呈漏斗状 目的：使在漏端附近区域的电子流密度↑↑，有利于的浮栅
注入。
c)在沟道区外的源区有一个用于擦除的小覆盖区（浮栅和 控制栅均覆盖），且其相应SiO2层很薄。
半导体器件物理
© Dr. B. Li
3. 电荷的擦除方法
1紫外线辐照，电子获及能量，经SiO2进入衬底（紫外 线光子能量4.9eV, 多晶硅－SiO2势垒高 4.3eV）。 2X射线辐照， SiO2中产生电子－空穴对，其中空穴进入 浮栅与电子中和（x射线能量> SiO2的Eg（8eV)。
(注：存入电子后，相当于加上负栅压，浮栅电位比半导体内低）
半导体器件物理
© Dr. B. Li
14.1浮栅结构
一、（基本型）浮栅雪崩注入MOSFET（FAMOS）
1.写入（存入电荷）原理
加大的VDS，使漏结区耗尽层表面处雪崩击穿，产生电子－ 空穴对。浮栅相对漏区为正电位，故电子越过SiO2-Si界面 势垒，通过SiO2进入浮栅存贮。
存入电荷泄漏的原因：F-N隧穿效应。
关系。
外加电压一定，开始 Q很小，E1基本不变， 使J1基本不变，故Q 随t而↑；当Q增大到 E1↓ 时 ， J1 ↓ ， 使 Q(t) ↑变缓慢。
半导体器件物理
© Dr. B. Li
ΔVT随VG、VD的变化
¾+VG↑⎯E1 ↑⎯ J1 ↑ ⎯ Q ↑ ⎯⏐ΔVT⏐ ↑; ¾但当Q ↑致使E1 ↓ 时， E2明显↑⎯ J2 ↑ ⎯Q↓ ⎯⏐ΔVT⏐ ↓．