国产5nm 碳纳米管研究新突破
北京大学信息科学技术学院彭练矛-张志勇课题组在碳
纳米管电子学领域进行了十多年的研究，发展了一整高性能碳纳米管CMOS 晶体管的无掺杂制备方法，通过控制电极功函数来控制晶体管的极性。

集成电路发展的基本方式在于晶体管的尺寸缩减，从而性能和集成度，得到更快功能更复杂的芯片。

目前主流CMOS 技术即将发展到10 纳米技术节点，后续发展将受到来自物理规律和制造成本的限制，很难继续提升，“摩尔定律”可能面临终结。

20 多年来，科学界和产业界一直在探索各种新材料和新原理的晶体管技术，以望替代硅基CMOS 技术。

但是到目前为止，并没有机构能够实现10 纳米的新型CMOS 器件，而且也没有新型器件能够在性能上真正超过最好的硅基CMOS 器件。

碳纳米管被认为是构建亚10 纳米晶体管的理想材料，其原子量级的管径保证了器件具有优异的栅极静电控制能力，更容易克服短沟道效应；超高的载流子迁移率则保证器件具有更高的性能和更低的功耗。

理论研究表明碳管器件相对于硅基器件来说具有5-10 倍的速度和功耗优势，有望满足后摩尔时代集成电路的发展需求。

但是已实现的最小碳纳米管CMOS 器件仅停滞在20nm 栅长（2014 年IBM ），而且性能远远低于预期。

北京大学信息科学技术学院彭练矛-张志勇课题组在碳纳米
管电子学领域进行了十多年的研究，发展了一整高性能碳纳 米管 CMOS 晶体管的无掺杂制备方法，通过控制电极功函 数来控制晶体管的极性。

彭练矛教授（左）和张志勇教授 （右）
5nm 技术节点实现突破近年来， 该课题组通过优化器件结构 和制备工艺，首次实现了栅长为 10 纳米的碳纳米管顶栅
CMOS 场效应晶体管（对应于 5纳米技术节点），P 型和n 型器件的亚阈值摆幅（ subthreshold swing, SS ）均为 70 mV/DEC 。

器件性能不仅远远超过已发表的所有碳纳米管器 件，并且更低的工作电压（0.4V ）下，P 型和n 型晶体管性 能均超过了目前最好的（ Intel 公司的 14 纳米节点）硅基
CMOS 器件在 0.7V 电压下工作的性能。

特别碳管 CMOS 晶 体管本征门延时达到了 0.062Ps ，相当于 14 纳米硅基 CMOS 器件（ 0.22Ps ）的 1/3 。

图 1：10 纳米栅长碳纳米管 CMOS 器件。

A ： n 型和 P 型器件截面图和栅堆垛层截面图； P 型和 n 型碳管器件的转移曲线以及与硅基 CMOS 器件 （Intel, 14nm, 22nm ）的对比。

D:碳管器件的本征门延时与 14nm 硅基 CMOS 对比。

课题组进一步探索 5nm 栅长（对 应3 纳米技术节点）的碳管晶体管。

采用常规结构制备的栅 长为 5 纳米的碳管晶体管容易遭受短沟道效应和源漏直接隧
穿电流影响，即使采用超薄的高 k 栅介质（等效氧化层厚度 0.8纳米），器件也不能有效地关断，SS 一般大于 课题组采用石墨烯作为碳管晶体管的源漏接触，有效地抑制B-C: 100mV/Dec 。

了短沟道效应和源漏直接隧穿，从而制备出了 5 纳米栅长的
高性能碳纳米管晶体管，器件亚阈值摆幅达到73mV/Dec 。

图2 : 5纳米栅长碳管晶体管。

A :采用金属接触的碳管晶体
管截面TEM 图，以及采用石墨烯作为接触的碳管晶体管为5 纳米的碳管晶体管的转移曲线。

性能遥遥领先传统硅器件在此基础上，课题组全面比较了碳纳米管CMOS 器件的优势和性能潜力。

研究表明，与相同栅长的硅基CMOS 器件相比，碳纳米管CMOS 器件具有10 倍左右的速度和动态功耗（能耗延时积，EDP ）综合优势，以及更好的可缩减性。

对实验数据分析表明， 5 纳米栅长的碳管器件开关转换仅有约 1 个电子参与，并且门延时达到了42fs ，非常接近进制电子开关器件的极限（40fs ），该极限由海森堡测不准原理和香农-冯诺依曼-郎道尔定律（SNL ）决定。

表明 5 纳米栅长的碳纳米管晶体管已经接近电子开关的物理极限。

SEM图；B:石墨烯作为接触的碳管晶体管示意图; C :栅长碳纳米管CMOS 器件与传统半导体器件的比较。

A: 基于碳管阵列的场效应晶体管结构示意图；B-D :碳管CMOS 器件（蓝色、红色和橄榄色的星号）与传统材料晶体管的亚阈值摆幅
（SS ），本征门延时和能量延时积的比较。

课题组研究了接触尺寸缩减对器件性能的影响，探索了器件整体尺寸的缩减。

将碳管器件的接触电极长度缩减到25 纳米，在保证器件性能的前提下，实现了整体尺寸为60 纳米的碳纳米管晶体管，并且成果演示了整体长度为240 纳米的碳管
CMOS 反相器，这是目前实现的最小纳米反相器电路。