16. 计算机为了管理中断，在硬件上 计算机为了管理中断 管理中断， 设置？ 作用？ 通常有哪些设置 各有何作用 通常有哪些设置？各有何作用？对指令系 有何考虑？ 统有何考虑？ 计算机为了管理中断， 解：计算机为了管理中断，在硬件上 中断系统。 设有专门处理中断的机构——中断系统 设有专门处理中断的机构——中断系统。 它通常包括 中断请求寄存器、 包括： Байду номын сангаас通常包括：中断请求寄存器、中断优先 级排队器、向量编码器、 级排队器、向量编码器、中断允许触发器 EINT）、中断标记触发器（INT）、 ）、中断标记触发器 （EINT）、中断标记触发器（INT）、 中断屏蔽触发器（寄存器） 功能如下： 中断屏蔽触发器（寄存器）等。功能如下： 中断请求寄存器——对中断源发来的 中断请求寄存器——对中断源发来的 一过性中断请求信号进行登记 登记； 一过性中断请求信号进行登记； 中断优先级排队器——对同时提出的 中断优先级排队器——对同时提出的 裁决， 多个中断请求信号进行裁决 多个中断请求信号进行裁决，选出一个最 紧迫的进行响应； 紧迫的进行响应；
（2）中断周期流程图如下： 中断周期流程图如下： ↓ 关中断（ EINT） 关中断（0→EINT） ↓ SP→BUS→MAR SP→BUS→ ↓ SP+1→ SP+1→SP ↓ PC→BUS→MDR PC→BUS→
说 明
堆栈栈顶地址送MAR 堆栈栈顶地址送MAR 修改堆栈指针 断点送内存
↓ 存储器写（CU(-W)→ 存储器写（CU(-W)→M） 进栈 ↓A
LDA ↓ IR（X）→MAR IR（ ↓ N @=1? ↓Y（间址） 间址） 存储器读（ 存储器读（CU(R) →M） ↓ MDR →BUS →MAR ↓ 存储器读（ 存储器读（CU(R) →M） ↓ MDR →BUS →AC ↓ 直 接 寻 址
说 明 形式地址X 形式地址X送MAR 间接标志判断， 间接标志判断， 本题为@=1 本题为@=1 CU发读令(读EA) CU发读令 EA) 发读令( 有效地址送MAR 有效地址送MAR CU发读令(读数据) CU发读令 读数据) 发读令( 数据放入AC 数据放入AC 指令末的公操作
讨论：解这道题有两个要素，首 两个要素， 讨论：解这道题有两个要素 设计好数据通路， 先要根据所给部件设计好数据通路 先要根据所给部件设计好数据通路， 既确定信息流动的载体 载体。 既确定信息流动的载体。其次选择好 描述数据流的方法 数据流的方法， 描述数据流的方法，无论采用什么样 的表达方式， 关键都要能清楚地反 的表达方式，其关键都要能清楚地反 映数据在通路上流动的顺序 流动的顺序， 映数据在通路上流动的顺序，既强调 一个“ 较好的表达方式是流 一个“流”字。较好的表达方式是流 程图的形式 的形式。 程图的形式。
5、中断周期前是什么阶段？中断 中断周期前是什么阶段 是什么阶段？ 周期后又是什么阶段 又是什么阶段？ 周期后又是什么阶段？在中断周期 CPU应完成什么操作 CPU应完成什么操作？ 应完成什么操作？ CPU机器周期的时序层次 机器周期的时序 答：从CPU机器周期的时序层次 是指令的执行阶段。 来看，中断周期前是指令的执行阶段 来看，中断周期前是指令的执行阶段。 中断周期后是取指令阶段 阶段。 中断周期后是取指令阶段。在中断周期 CPU应完成关中断、保存断点和 CPU应完成关中断、保存断点和转中 应完成关中断 断服务程序入口三个操作 三个操作。 断服务程序入口三个操作。
CPU的结构和功能 CPU的结构和功能
第 八 章
13
2. 什么是指令周期？指令周期是否有 什么是指令周期 指令周期？ 固定值？ 一个固定值 为什么？ 一个固定值？为什么？ 指令周期是指一条指令从开始取 解：指令周期是指一条指令从开始取 指令直到指令执行完这段时间 这段时间。 指令直到指令执行完这段时间。 由于计算机中各种指令执行所需的时 间差异很大，因此为了提高 为了提高CPU运行效率 运行效率， 间差异很大，因此为了提高CPU运行效率， 即使在同步控制的机器中， 同步控制的机器中 即使在同步控制的机器中，不同指令的指 令周期长度都是不一致 不一致的 令周期长度都是不一致的，也就是说指令 周期对于不同的指令来说不是一个固定值 不是一个固定值。 周期对于不同的指令来说不是一个固定值。 讨论：指令周期长度不一致的根本原 讨论：指令周期长度不一致的根本原 在于设计者，为了提高CPU运行效率而 因在于设计者，为了提高CPU运行效率而 这样安排的， 指令功能不同及 这样安排的，与指令功能不同及指令实际 执行时间不同没有什么必然关系 没有什么必然关系。 执行时间不同没有什么必然关系。
4. 设CPU内有下列部件：PC、IR、 CPU内有下列部件 PC、IR、 内有下列部件： SP、AC、MAR、MDR和CU，要求： SP、AC、MAR、MDR和CU，要求： （1）画出完成间接寻址的取数指 LDA@X（将主存某地址单元X 令LDA@X（将主存某地址单元X的内 容取至AC中 的数据流（ 容取至AC中）的数据流（从取指令开 始）。 画出中断周期的数据流。 中断周期的数据流 （2）画出中断周期的数据流。 解：CPU中的数据流向与所采用 CPU中的数据流向与所采用 的数据通路结构直接相关， 的数据通路结构直接相关，不同的数 据通路中的数据流是不一样的。 据通路中的数据流是不一样的。常用 的数据通路结构方式有直接连线、 的数据通路结构方式有直接连线、单 总线、双总线、三总线等形式，目前 总线、双总线、三总线等形式， 总线结构， 大多采用总线结构 大多采用总线结构，直接连线方式仅 适用于结构特别简单的机器中。 适用于结构特别简单的机器中。
为简单起见，本题采用单总线 单总线将题意所给部件连 为简单起见，本题采用单总线将题意所给部件连 接起来，框图如下： 接起来，框图如下： 单总线（BUS） 单总线（BUS）
R/R/-W
中 断 系 统
CU
M I P A R C R
M
M S D P R
A C
A L U
Z
微命令序列
一重间址， （1）假设为一重间址，在上述数据通路中，完 ）假设为一重间址 在上述数据通路中， 成间接寻址的取数指令LDA@X的数据流如下页： 的数据流如下页： 成间接寻址的取数指令 的数据流如下页
A↓ SP→BUS→MAR SP→BUS→ ↓ SP+1→ SP+1→SP ↓ PSW→ PSW→MDR ↓ 存储器写（CU(-W)→ 存储器写（CU(-W)→M） ↓ 向量地址→BUS→ 向量地址→BUS→PC ↓ END
说 明 栈顶地址送MAR 栈顶地址送MAR 修改栈指针 程序状态字送内存 进栈 转中断服务程序入口 中断周期结束
LDA@X指令周期流程图： LDA@X指令周期流程图： 指令周期流程图 ↓ PC→BUS →MAR → ↓ 存储器读（ 存储器读（CU(R) → M） ） ↓ PC+1 →PC ↓ MDR →BUS →IR ↓ OP=？ OP=？ ↓LDA
说 明 送指令地址 CU向存储器发读令 CU向存储器发读令 读出指令） （读出指令） 指向下一指令地址 取出指令 指令译码
× INT标记目前是否正在运行中断程序； INT标记目前是否正在运行中断程序 标记目前是否正在运行中断程序； INT标记在运行中断程序时已不存在 标记在运行中断程序时已不存在） （INT标记在运行中断程序时已不存在） INT表示处于中断状态中 表示处于中断状态中； × INT表示处于中断状态中； INT并不是在整个中断过程中都存在 并不是在整个中断过程中都存在） （INT并不是在整个中断过程中都存在） INT判断中断过程中是否接受其它中 × INT判断中断过程中是否接受其它中 断请求，INT=0时 开中断， 断请求，INT=0时，开中断，允许中断嵌 套； INT标记与中断嵌套技术没有任何关系 标记与中断嵌套技术没有任何关系。 （INT标记与中断嵌套技术没有任何关系。 它不能表示出中断过程中是否接受其它 中断请求，INT=0也不表示开中断 也不表示开中断） 中断请求，INT=0也不表示开中断） EINT判断CPU是否响应中断请求 判断CPU是否响应中断请求； × EINT判断CPU是否响应中断请求； CPU根据EINT状态决定是否响应中断请 根据EINT （CPU根据EINT状态决定是否响应中断请 求）
17. 在中断系统中，INTR、INT、 在中断系统中，INTR、INT、 EINT这三个触发器各有何作用 EINT这三个触发器各有何作用？ 这三个触发器各有何作用？ INTR——中断请求触发器 中断请求触发器， 解：INTR——中断请求触发器，用 登记中断源发出的随机性中断请求信号 中断源发出的随机性中断请求信号， 来登记中断源发出的随机性中断请求信号， 以便为CPU查询中断及中断排队判优线路 以便为CPU查询中断及中断排队判优线路 提供稳定的中断请求信号； 提供稳定的中断请求信号； 稳定的中断请求信号 EINT——中断允许触发器 CPU中 EINT——中断允许触发器，CPU中 中断允许触发器， 中断总开关。 EINT=1时 的中断总开关。当EINT=1时，表示允许 中断（开中断）， EINT=0时 ），当 中断（开中断），当EINT=0时，表示禁 止中断（关中断）。其状态可由开、关中 止中断（关中断）。其状态可由开、 ）。其状态可由开 断等指令设置； 断等指令设置； INT——中断标记触发器 控制器时 INT——中断标记触发器，控制器时 中断标记触发器， 序系统中周期状态分配电路的一部分 中周期状态分配电路的一部分， 序系统中周期状态分配电路的一部分，表 中断周期标记。 INT=1时 示中断周期标记。当INT=1时，进入中断 周期，执行中断隐指令的操作。 中断隐指令的操作 周期，执行中断隐指令的操作。
向量编码器——向量中断时 向量编码器——向量中断时，用 向量中断时， 来产生向量地址 向量地址； 来产生向量地址； 中断允许触发器（EINT） 中断允许触发器（EINT）—— CPU中的中断总开关，完成开、 CPU中的中断总开关，完成开、关中 中的中断总开关 断状态的设置； 断状态的设置； 中断标记触发器（INT）——用来 中断标记触发器（INT）——用来 建立中断周期状态 INT=1， 中断周期状态。 建立中断周期状态。INT=1，表示进 入中断周期，即开始执行中断隐指令； 入中断周期，即开始执行中断隐指令； 中断屏蔽触发器——对于可屏蔽 中断屏蔽触发器——对于可屏蔽 的中断源进行开、关中断操作， 的中断源进行开、关中断操作，可视 为各中断源的中断分开关 中断分开关； 为各中断源的中断分开关； 采用程序中断技术时， 采用程序中断技术时，指令系统 中往往有相关指令支持。 中往往有相关指令支持。常见的指令 开中断、关中断、中断返回等 有：开中断、关中断、中断返回等。