码开关进行输出，当前状态下四个拨码开关的状态（从右向左）分别为 0110、 0011、0101 和 0100， 反相器的并联输出电平为 0110、0011、0101 和 0100 循环， 其周期与译码器 74LS138 输出的低电平循环周期相同，即与数码管共阴极的低电 平循环周期相同，因此可以使与反相器对应的数码管显示相应的拨码开关所对应 的数码。 观察数码管的分时输出，如图 12(a)(b)(c)(d)
图 10 由图 10 可知，译码器 74LS138 产生的输出信号为由 Y0 到 Y3 依次为低电平的 信号，分别接在反相器 74LS240 的输出控制端和数码管共阴极上，实现数码管的 分时显示。 用逻辑分析仪观察四个反相器并联的输出信号，如图 11
图 11 由图 11 可知，四个反相器的并联输出根据输出控制端的状态选择对应的拨
图6 显示部分由四个共阴极数码管以及四组电阻组成，电阻的作用是限流，防止 烧坏二极管。数码管的共阴极分别接 74LS138 译码器的四个输出端，并与之前的 反相器 74LS240 相对应。 图 5 中的数码管是用来显示当前时刻，显示控制部分选择显示的数码，即显 示译码器的输入所对应的数码。 图 5 中的 LED 小灯用于指示当前时刻，显示控制部分进行正常反相输出的反 相器，因为反相器低电平时输出有效，所以灯灭所对应的反相器的当前显示的数 码。 图 5 中的拨码开关，向下拨对应 BCD 码的 1，向上对应 0。 图 6 中的 LED 小灯用于指示当前时刻，处于显示状态的数码管，因为数码管 为共阴极，所以其 CK 端为低电平时可以显示，即小灯灭所对应的数码管显示。
(a)
(b)
（c）
(d) 图 12
8. 总结 通过这次设计，我进一步了解该如何设计一个数字电路，通过亲自动手选择
器件，连接电路，让我对该如何设计一个数字电路的基本方法和基本步骤有进一 步的了解和掌握，在设计过程中遇到了一些问题，经过自己反复思考和向别人请 教，有效解决了设计中出现的问题。此次电子设计的成功让我对书本知识更熟悉 了，还锻炼了我独立思考的能力。
1. 课程设计目的 巩固所学理论，提高动手能力、创新能力和综合设计能力。 熟悉常用芯片的引脚功能。 了解动态扫描数码显示电路的组成及工作原理。 2. 课程设计要求 任务要求：动态扫描数码现实电路设计，通过单路显示译码器驱动多路显示输 出，同时动态扫描现实时达到无闪烁效果。 性能指标要求： （1）设计制作一个进行四位十进制数码显示电路。 （2）分时显示各位十进制数码。 （3）设计用于动态显示控制的脉冲发生电路。 （4）设计分时动态扫描显示控制的逻辑电路。 （5）输入的显示数据为 8421BCD 码，且并行输入。 3. 电路图组成框图
脉
冲 发 生 电
计
译
数
码
器
器
路
数码管
显示控制
显示译码器
图1 4. 元器件清单 元器件：4 位拨码开关 4 只，74LS161 十六进制计数器—1 片，74LS138 译码器—1 片，74LS240 带三态输出反相器—4 片，显示译码器 7448， LED 显示管 5 个 , 小灯 4 个，555 定时器，Ω电阻一个，Ω电阻一个，10nF 电容两个，电源，非门， 与非门，导线若干。
参考书目： [1] 阎石，《数字电子技术基础》，高等教育出版社，北京， 2004.
6. 仿真电路总图 图7
7. 结果分析 启动仿真后，用示波器观察脉冲发生电路产生波形，如图 8
图8 其产生信号频率为 1KHz 左右，与理论计算值基本一致。 用逻辑分析仪观察计数器产生的输出信号，如图 9
图9
由图 9 可知，计数器的低两位输出按照 00、01、10、11 四进制循环计数。 用逻辑分析仪观察译码器 74LS138 产生的输出信号，如图 10
仿真环境：软件 Multisim。 5. 各功能块电路图 脉冲发生电路
图2 该脉冲发生电路为由 555 定时器接成的多谐振荡器。其中 R1 为Ω，R2 为Ω,C 为 10nF，则其产生脉冲的 频率为： 占空比为: 计数器
图3
该计数器主要由一个 74LS161 构成，CLK 端接收来自脉冲发生电路中 555 定 时器的输出脉冲信号，74LS161 对其脉冲进行计数，在其输出端 QDQCQBQA 产生从 0000 到 1111 的十六进制循环的高低电平信号，其 QBQA 产生的高低电平信号为 00、 01、10、11 四进制的循环计数,若需要对六个数码管进行动态扫描显示，则需要 将其改接成六进制计数器。 译码器
图4 该译码器使用的是 74LS138，输入端 AB 接收来自计数器 QAQB 的高低电平信 号，并对其进行译码，因为计数器产生的信号是四进制的，所以只需要用到 AB 两位，C 端接低电平，输出端 Y0-Y4 根据输入信号的状态，对应位为低电平。 显示控制及显示译码
图5 该部分由显示译码、显示控制以及拨码开关组成，是本电路的关键部分。显
示译码器选用的是 7448，用于驱动共阴极数码管，其输入端接四个三态输出反 相器的输出端，输出端接四个共阴极数码管的 A-G 端，其余控制端均接高电平。 显示控制部分由四个带三态输出反相器 74LS240 组成，其输出控制端分别接 74LS138 译码器的四个输出端，由四个四位拨码器提供输入。 数码管