《高频电子线路》课程设计设计题目：锁相频率合成器的组装及调试专业：班级：学生姓名：学号：起止日期：指导教师：2012年6月 9日锁相频率合成器的安装及调试王威 09通信工程摘要：通过对晶体振荡器，参考分频器，鉴相器，环路滤波器，压控振荡器，分频器这些元器件进行组装构成锁相频率合成器，阐述了锁相频率合成器的工作原理，分析了锁相环的组装和工作过程，仔细设计了仿真电路图，通过对环路滤波器的重点设计，改善了环路的捕获性能，进一步抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压的不纯而引起的寄生输出以及其他各种杂散噪声，在试验中采用了集成锁相环路来简化电路的设计，最后对设计及实验结果进行了分析总结。

关键词：锁相环路；分频器；VCO；环路滤波；鉴相器Abstract: based on the crystal oscillator, reference prescaler, the phase discrimination, loop filter, VCO, prescaler these components to assembly made phase-locked frequency synthesizer, expounds the phase-locked frequency synthesizer work principle, analyzes the phase locked loop assembly and work process, carefully designed the simulation diagram, through the loop of the filter key design, improve the loop of capture performance, further restrain phase discrimination of output voltage transmits the weight and high frequency noise, reduce the VCO control by the voltage of the not pure and is caused by the parasitic output and all kinds of other stray noise, used in the test in the integrated phase lock loop to simplify the circuit design, the design and the experimental results were analysed. Keywords: phase lock loop; Prescaler; VCO; The loop filtering; Phase discrimination is 1.设计要求:（1）测量频率合成输出频率范围。

（2）频率分辨率。

（3）测量频率合成器输出频率和分频比的关系。

（4）调测频率合成器的输出波形。

2．题目分析：频率合成是指以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度和参考频率是一致的，用来产生这些频率的部件就成为频率合成器或频率综合器。

频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现。

其主要技术指标包括频率范围、频率间隔准确度、频率稳定度、频率纯度以及体积、重量、功能和成本。

频率合成器的方法有直接模拟合成法、锁相环合成法和直接数字合成法。

直接模拟合成法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需要的频率。

该方法频率转化时间快（小于100ms），但是体积大、功耗大、成本高，目前已基本不被采用。

锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。

其主要优势在于结构简化，便于集成，且频率纯度高，目前广泛应用于各中电子系统。

直接式频率合成器所固有的那些缺点，在锁相频率合成器中大大减小。

3．整体构思：3.1锁相环的构成及原理锁相环(PLL)是构成频率合成器的核心部件。

主要由相位比较器(PD)、压控振荡器(VCO)环路滤波器(LP)和参考频率源组成。

锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。

他的被控制量是相位，被控对象是压控振荡器。

如图1所示，如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。

此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。

环路滤波器对由相位-频率检波器的电荷泵所产生的电流脉冲进行积分，以生成施加于VCO的调谐电压。

传统的做法是使来自环路滤波器的调谐电压升高（变为更大的正值），以使VCO的相位超前并提高VCO的频率。

环路滤波器可以采用诸如电阻器和电容器等无源元件来实现，也可采用一个运算放大器。

环路滤波器的时间常数以及VCO 、相位检波器和分频器的增益将设定PLL 带宽。

PLL 带宽决定了瞬态响应、基准寄生电平和噪声滤波特性。

在PLL 带宽之内，频率合成器输出端上的相位噪声主要是相位检波器相位噪声；而在PLL 带宽之外，输出相位噪声则主要源自VCO 相位噪声。

图（1）锁相环路方框图 3.2锁相环频率合成器的原理锁相环可用来实现输出和输入两个信号之间的相位同步。

当没有基准(参考)输入信号时, 环路滤波器的输出为零(或为某一固定值) 。

这时, 压控振荡器按其固有频率f V 进行自由振荡。

当有频率为R f 的参考信号输入时, R u 和V u 同时加到鉴相。

如果R f 和f V 相差不大, 鉴相器对R u 和V u 进行鉴相的结果, 输出一个与R u 和V u 的相位差成正比的误差电压d u , 再经过环路滤波器滤去d u 中的高频成分, 输出一个控制电压c u , c u 将使压控振荡器的频率f V (和相位)发生变化, 朝着参考输入信号的频率靠拢, 最后使f V = R f 。

压控振荡器的输出信号与环路的输入信号(参考信号)之间只有一个固定的稳态相位差, 而没有频差存在。

相差不再随时间变化, 误差电压为一固定值, 这时环路就进入“锁定”状态。

此时有: R f = d fd f 是VCO 输出频率0f 经N 次分频后得到的, R f 是参考频率osc f 经过R 分频得到的, 即：R f = osc f /Rd f = 0f /N所以, 输出频率0f =N ×R f =N R×osc f 这就可以实现按增量R f 来改变输出频率, 实现频率合成, 当然R f 也是可以通过选择不同的R 来改变的。

图（2）锁相频率合成器方框图 4．具体实现：4.1集成锁相环CD4046的介绍单片集成锁相环CD4046采用CMOS 电路工艺，特点是电源电压范围宽(3～18 V)，输入阻抗高(约100 M Ω)，动态功耗小。

在电源电压VDD=15 V 时最高频率可达1.2 MHz ，常用在中、低频段。

CD4046内部集成了相位比较器Ⅰ、相位比较器Ⅱ、压控振荡器以及线性放大器、源跟随器、整形电路等。

相位比较器Ⅰ采用异或门结构，使用时要求输入信号占空比为50％。

当两路输入信号的高低电平相异时，输出信号为高电平，反之，输出信号为低电平。

相位比较器Ⅰ的捕捉能力和滤波器有关，选择合适的滤波器可以得到较宽的捕捉范围。

相位比较器Ⅱ由一个信号的上升沿控制，他对输入信号的占空比要求不高，允许输入非对称波形，具有很宽的捕捉范围。

相位比较器Ⅱ的输出和两路输入信号的频率高低有关，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑"0"，反之则输出逻辑"1"。

如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。

而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态。

压控振荡器需要外接电阻R1，R2和电容C1。

R1，C1是充放电元件，电阻R2起到频率补偿作用。

VCO的振荡频率不仅和R1，R2以及C1的取值有关，还和电源电压有关，电源电压越高振荡频率越高。

图(3)CD4046内部原理框图及外围电路4.2 可编程分频器CC40103的介绍分频器N由可编程分频器CC40103组成，它是八位可预置二进制计数器。

按照图中接线方式，其分频比为29，参考频率由14端输入锁相环路PD2签相器输入端，压控振荡器输出信号由4端输出到程序分频器，经29分频后加到签相器的另一端（3端），与f r 进行相位比较，当一路锁定时，由锁相环路4端就可以输出频率f=Nfr，频率间隔为4KHz的信号。

改变CC40103置数端的接线，得到不同N值，即可获得不同频率的信号输出。

4.3总体原理图4.4 电路的调试在调试的过程中需注意P0，P1,P2,P3，P4，P5，P6,P7，分别代2,4,8,16,32,64,128，断开和闭合不同的开关就可获得不同频率范围的输出信号，同时根据所需情况注意选取合适的滤波器，设置不同的前置分频系数即可改变频率间隔。

1、把开关往下拨，即断开4046与40103的连接，测试4046本身的振动频率5.各部分定性说明及定量计算锁相环CD4046B 的频率锁定范围取决于器件外围的电阻R3、R2端的电阻及电容C2。

R2和C2则构成了锁相环CD4046B 的外接低通滤波器。

如果不需R4的补偿，即R2为无穷大时，锁相环的输出频率范围为从零到最高输出频率fomax ，那么 fomax=1/(R3(C2+32pF))，此时fomin=0。

在特定的使用状态下，若要限制锁相环的输出频率范围，可通过R2的补偿作用来实现。

锁相环输出频率fo 的估算式为：fo=1/8*C2*((V1-VGS)/R3+(VDD-2*VTP)/R2端电阻)这里，V1为锁相环压控振荡器的输入信号(即CD4046脚9的电平)，其幅值正比于基准电压方波信号和锁相环比较信号之间的相位差；VGS 和VTP 分别为锁相环内部MOS 管的栅-源极压降和栅极的开启阈值电平；VDD 为锁相环工作电压即为5V 。

根据题意要求，我们将R3设置为5.6K Ω,设置R2端为无穷大,C2设置为1000pF 。