摘要频率是周期信号每秒钟内所含的周期数值。

输入电路：由于输入的信号可以是正弦波，方波。

而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。

在整形之前由于不清楚被测信号的强弱的情况。

所以在通过整形之前通过放大衰减处理。

当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。

当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。

本次设计电路主要由具有使能功能的两位十进制计数器，锁存器及译码显示电路，控制电路以及频率计顶层电路组成不，基本满足本次课程设计要求，电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。

根据设计的要求我是按照第一种方法设计的，是直接测频法。

可以见一定范围内的信号输入后直接测的信号的频率。

一、引言数字式频率计数器是以数字方式对信号参数进行精密测量的仪器。

衡量频率计数器主要指标是测量范围、测量功能、精度和稳定性。

频率计数器的应用非常广泛，它被广泛应用于航天、电子、测控等领域。

在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。

本次课程设计的目的是根据已经学到的知识，按照这次课程设计的要求设计一个简易的数字频率计，要求频率计范围内能测出所输入信号的频率。

测量频率的方法有多种，中电子计数器测量频率具有精度高、使用方便、测量迅速，其以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。

二、设计目的及要求（1）了解数字频率计的构成，并组成一个简单的数字频率计。

（2）理解几种常用芯片的工作原理和应用方法。

（3）会运用电子技术课程的理论知识，独立完成课题（4）通过查阅手册和文献资料，培养独立分析和解决问题的能力，培养严肃工作作风和科学态度。

（5）频率计被测信号为TTL脉冲信号；频率计显示的频率范围为0-99Hz;用LED数码管显示频率数值。

三、电路设计的硬件组成由逻辑电路组成的频率计，大多是由中小规模的集成芯片按照逻辑原理组合而成，其结构复杂，组装、调试比较麻烦；但是我们所学的知识大部分是集成芯片，所以只用中小型规模的集成芯片组成的逻辑电路，有多个单元组成而成的简易数字频率计。

原理方框图测频法：又称为M法测量频率的原理框图如上图.测量频率共有4个档位。

被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。

时基信号由555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。

被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。

对频率是f的周期信号，测频的实现方法，是有一个标准闸门信号（闸门宽度为Tg）对周期信号的重复周期数进行计数，当计数结果为N1时，其信号的频率为：f=N1/Tg，式中Tg为标准闸门的宽度（s），N1是由计数器记录的脉冲个数（重复周期数）。

如图所示：测量电路在检测到脉冲信号的上升沿的时候打开计数器, 并且在检测到下降沿的时候关闭计数器, 设脉冲宽度为Tg, 计算公式为: Tg = N1/f各元件及其功能74LS390芯片简介74LS390是集成双十进制计数器，每片芯片中含有两个独立的BCD码十进制计数器。

每个计数器中包含一个二进制计数器和一个五进制计数器，既可单独用于二、五进制计数，也可串联成十进制计数器。

用一片74LS390可构成一个一百进制计数器，若加上少量的门电路则可构成100以内的任意进制计数器，应用灵活方便。

74LS390为高电平清零。

54/74154为4线-16线译码器，当选通端（G1 G2）均为低电平可将地址端（ABCD）的二进制编码在一个对应的输出端，以低电平译出。

如果将G1和G2中的一个作为数据的输入端，由ABCD对输出寻址，74LS154还可做1线-16线数据分配器。

功能表如下54/742484线——七段译码器/驱动器（BCD输入，有上拉电阻）简要说明：248为有内部上拉电阻的BCD—七段译码器/驱动器，共有54/74248和54/74LS248两种线路结构型式。

其主要电特性的典型值如下(不同厂家具体值有差别):IOL型号VO(OFF)PD输出端(a~g)为低电平有效，可直接驱动指示灯或共阴极LED。

当要求输入0～15时，消隐输入(/BI)应为高电平或开路，对于输出 0时还要求脉冲消隐输入(/RBI)为高电平或开路。

当BI为低电电平，不管其它输入端状态如何，a～g均为低电平。

当/RBI和地址端(A~D)均为低电平，并且灯测试(/LT)为高电平时，a~g均为低电平，脉冲消隐输出(/RBO)为低电平。

当BI为高电平开路时，/L T的低电平可使a～g为高电平。

248与48的引出端排列，功能和电特性分别相同，差别仅在显示的字形6和9，248的为和，48为和。

引出段符号：A,B,C,D 译码地址输入端 /BI，/RBO 消隐输入（低电平有效）脉冲消隐输出（低电平有效） /LT 灯测试输入端（低电平有效） /RBI 脉冲消隐输入端（低电平有效） a~g 段输出（低电平有效）54/74374八上升沿D触发器(3S,时钟输入有回环特性)简要说明:374为具有三态输出的八D边沿触发器,共有54/74S374和54/74LS374两种线路结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别):fmPD 型号374的输出端O0~O7可直接与总线相连。

当三态允许控制端OE为低电平时，O0~O7为正常逻辑状态，可用来驱动负载或总线。

当OE为高电平时，O0~O7呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。

当时钟端CP脉冲上升沿的作用下，O随数据D而变。

由于CP端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改善400mV。

四、单元电路设计1 计数器电路设计含有时钟使能的2位十进制计数器电路设计原理如图所示，频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。

为此这里拟用一个双十进制计数74390和其它一些辅助元件来完成。

图中74390连接成两个独立的十进制计数器，待测频率信号clk通过一个与门进入74390的第1个计数器的时钟输入端1CLKA，与门的另一端由计数使能信号enb控制：当enb = '1' 时允许计数；enb = '0' 时禁止计数。

计数器1到4位输出q[3]、q[2]、q[1]和q[0]并成总线表达方式即q[3..0]，由图左下角OUTPUT 输出端口向外输出计数值，同时由一个4输入与门和两个反相器构成进位信号进入第2个计数器的时钟输入端2CLKA。

第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4]，总线输出信号是q[7..4]。

这两个计数器的总的进位信号，即可用于扩展输出的进位信号由一个6输入与门和两个反相器产生，由cout输出。

clr是计数器的清零信号。

该电路对应的元件名是jishuqi。

含有时钟使能的2位十进制计数器波形仿真, 当clk输入时钟信号时，clr信号具有清0功能，当enb为高电平时允许计数，低电平时禁止计数；当低4位计数器计到9时向高4位计数器进位，另外由于图中没有显示高4位计数器计到9，故看不到count的进位信号。

2 频率计主结构电路的设计根据频率计的测品原理，其频率计主体结构的电路设计如图所示。

两位十进制频率计顶层设计原理图文件在图所示电路中，74374是8位锁存器，74248是7段BCD译码器，它的7位输出可以直接与7段共阴极数码管相连，该图上方的74248显示的的是个位频率计数值，下方的74248显示的是十位频率计数值，erjsq是电路图2.1含有时钟使能的2位十进制计数器构成的元件。

频率计波形如图所示。

由波形图可以清楚的了解电路的工作原理。

F_IN是待测频率，设周期为620ns;CNT_EN是对待测频率脉冲计数允许信号，设周期为2μs；CNT_EN高电平时允许计数，低电平时禁止计数。

由仿真波形显示，当CNT_EN为高电平时允许erjsq对F_IN计数，低电平时erjsq停止计数有锁存信号LOCK发出的脉冲，将erjsq中的两个4位二进制数“26”锁存进74374中，并且74374分高低位通过总线H[6..0]和L[6..0]输出给74248译玛输出显示。

这就是测得的频率值。

十进制显示值“26”的7段译玛值分别是“1111101”和“1011011”。

此后由清零信号CLR对计数器erjsq清零，以备下一周期计数之用。

进位信号COUT是留待频率计扩展用的。

在实际测频中，CNT_EN是待测控制信号，如果其频率选定为0.5Hz,则其允许的计数的脉宽为1s，这样，数码管就能直接显示F_IN的值了。

3.时序控制电路设计为实现频率计自动测频，还需增加一个测频时序控制电路，产生时序关系。

输出三个控制信号:CNT_EN、LOCK和CLR，以便使频率计顺利的完成计数、锁存和清领三个重要功能，其电路设计如图所示。

该电路对应的元件名是KZ。

时序控制电路原理图该电路由三个部分组成，4位二进制计数器7493、4-16译玛器74154和两个由双与非门构成的RS触发器。

进行仿真，其仿真结果如图所示。

4 频率计顶层电路设计频率计顶层电路设计如图所示。

电路中只有两个输入信号：待测频率输入信号F_IN和测频控制时钟CLK。

频率计顶层电路原理图其仿真结果如图所示。

在波形图中F_IN周期620ns，测频控制信号CLK的周期取2μs。

这个结果与图2.8的结果完全一样。

由该结果可知，测频计数中的计数值q[3..0]、q[7..0]随着F_IN脉冲的输入而不断发生变化，但由于74374的锁存功能，两个74248的输出测频结果L[6..0]和H[6..0]始终分别稳定在“1111101”和“1011011”上，在7段译码显示管上分别译码显示2和6。

五、心得体会刚接到课程设计的时候完全没有思路，不知该如何下手，好像自己学到的东西一点都用不上，后来经过翻阅资料就有了思路，在整个课程设计完后，总的感觉是：有收获。

在这个过程中，我的确学得到很多在书本上学不到的东西，如：如何利用现有的元件组装得到设计利用计算机来画图等等。

在学习中的小问题在课堂上不可能犯，在动手的过程中却很有可能犯。

但现在回过头来看，还是挺有成就感的。

我的动手能力又有了进一步的提高，我感到十分的高兴，再此，还得感谢老师给了我们这次动手实践的课题，使我明白了很多，让我觉自己学到的知识是这么的有用，还了解了在实际的应用中许多应该注意的但没有注意到的问题，这对以后的应用实践有很大的帮助。