参考 频率源
频率 控制字
频率 累加器
正弦波形 存储器
D/A 转换器
信号
低通 输出 滤波器
根据奈奎斯特采样定律将一个正弦信号取样、量化、 编码，形成一个正弦函数表存于EPROM中，通过改变 相位累加器的频率控制字来改变相位增量，并将变化的 相位/幅值量化的数字信号通过Ｄ/Ａ转换器及低通滤波 器即可得到合成的模拟信号。
可整理ppt
放大 滤波 模块
10
三、硬件系统开发
DDS波形产生模块设计 任意波形产生模块设计 USB通信接口设计
可整理ppt
11
3.1 DDS波形产生模块设计
直接频率合成（DDS）原理 DDS波形成产方案选择 DDS波形产生电路
可整理ppt
12
3.1.1直接频率合成(DDS)原理
直接频率合成技术（DDS）
AD公司提供的DDS芯片 ，内部包括32位相位累加器、正弦查询表、 高性能DAC、高速比较器和滤波器，能实现全数字编程控制的频率合 成器和时钟发生器，其最高时钟源可达125M；32bits频率控制字,5bit 相位调制,简化的控制接口,并行或串行输入形式。
DGND 1 DGND 2
U2 DGND
DGND OSC
微型，80mm*70mm
采用LabVIEW或者LabScene作为上层软件
可整理ppt
8
设计思想
USB电缆
PC或笔记本
产生波形
VC软件
可整理ppt
LabVIEW或LabScene
9
硬件系统设计框图
USB接口 通信模块
任意波形 产生模块
微控制器 89S52
CPLD 逻辑控制模块
DDS波形 产生模块
OSC 3 CLKIN +5VD 4 +5V
DSS3 1
DSS2 2
DSS1 3
DSS0 4
DGND 5
+5V 6
W_ C LK7
FQ_UD 8
CLKIN 9
DGND 10
+5V 11
R11
12
3.9K G_CLK 13 14
可整理ppt
R ESET9 85 0
D3 AD9850D4
D2
D5
D1
D6
可整理ppt
16
3.2 任意波形产生模块设计
任意波形产生原理 任意波形产生电路设计
D/A转换控制电路 D/A基准电压产生模块 波形数据存取电路 CPLD控制电路 波形处理模块
可整理ppt
17
3.2.1任意波形产生原理
利用计算机产生所需信号的波形数据，存 入波形数据存储器，在CPLD的控制下同时 选通存储器和Ｄ/Ａ转换器,在两者之间建立 直接的数据通道,使存储器相应单元中的波 形数据传送给Ｄ/Ａ转换器产生具有一定幅 度、频率、相位的模拟波形。 波形频率由CPLD的时钟信号决定。 CPLD的时钟信号由AD9850提供。
21 IOUT
R7 50
20 IOUTB
50
19 DGND
18 +5V
R8
17
16 VINP 15 VINN
R9 R110K
1K
IOUT IOUTB
15
并行装入方式的时序图
W_CLK、FQ_UD控制信号由CPLD内部产生； 总线DATA在W_CLK上升沿将数据装入寄存器，40位需重复 5次。最后在FQ_UD上升沿把40位数据从输入寄存器装入到 频率、相位及控制数据寄存器控制数据寄存器。
微型虚拟任意信号发生器 的设计与实现
可整理ppt
1
内容提纲
研究意义及现状 系统设计方案 硬件系统设计 软件系统设计 任意信号发生器测试效果
可整理ppt
2
一、研究意义及现状
传统信号发生器
正弦波信号源 函数发生器 脉冲发生器 扫描发生器
针对特定应用 产生波形种类有限 波形不可编程
可整理ppt
3
研究意义及现状
可整理ppt
18
3.2.2任意波形产生电路设计
D/A转换器的选择
D/A转换器是整个系统的核心器件，波形信号的质量取决于 其分辨率和数据输出速率。其制约关系为：
1. D/A的分辨率越高，则高次谐波的分量越小；
2. 一周期的数据点数越多，模拟信号越平滑；
3. 一周期数据点数多，则信号所能达到的最高频率则降低；
可整理ppt
13
3.1.2 DDS波形成产方案选择
方案一：根据DDS原理，用EEPROM存储 器、高精度D/A再配以CPLD的控制时序实 现； 缺点：成本高、调试难度大、开发周期长 方案二：根据系统需要，选择合适的DDS 芯片，配以简单的外围电路实现；可大大 缩短开发周期
可整理ppt
14
3.1.3 DDS波形产生电路
4. D/A的输出速率越高，波形平滑度越好，一般情况下并行 D/A的输出速率高，但是占用的I/O也多；
综合上述因素，本设计采用了MAXIM公司的MAX5541， 它是16位D/A，电压输出，10MHz三线式串行总线接口， 1us的信号建立时间。
可整理ppt
19
3.2.2任意波形产生电路设计
D/A转换控制时序
7
二、系统设计方案
设计指标
USB通信接口，实现即插即用
无需外部电源，工作电流〈500mA
具有DDS模式和ARB模式；
波形频率 0.01Hz(DC)~80KHz(ARB模式点数为8 )
0.01Hz(DC)~1MHz(DDS模式)。
频率分辨率 ：0.01HZ
波形存贮容量 ：32K
垂直分辨率 ：16位
波形幅度 ：0~2.5 Vpp
可整理ppt换控制电路 由CPLD控制完成，包括：
8位并行数据
16位并行数据
16位并行数据 16位串行数据
16位串行数据 3线接口时序
可整理ppt
21
D/A转换控制电路的具体实现
1. 采用状态机机制(定义状态ss：start,send16,over) 2. 定义16进制计数器counter16 3. counter16.clock=clk; ss.clk=clk;
D0
D7
DGND DGND
DVDD DVDD
W_CLK RSET
FQ_UD IOUT
CLKIN IOUTB
AGND AGND
AVDD AVDD
RSET DACBL
QOUT VINP
QOUTB VINN
AD9 85 0
28 DSS4
27 DSS5
26 DSS6
25 DSS7
24 DGND
23 +5V
22 RST9850
虚拟任意波形发生器
综合其他信号源产生波形能力 产生波形可编程控制 适用于各种仿真试验、教学实验等
可整理ppt
4
仪器发展历史
分立仪器
GPIB
可整理ppt
虚拟仪器
5
美国NI公司虚拟测试系统软硬件产品
可整理ppt
6
目标——吉林大学虚拟实验室
DAQ
LabView
CCU
AWG
WEB
RLC
可整理SpCpOt PE