解：由上拉电阻计算公式可求得

因此0.38 kΩ ≤ Rp ≤2.1 kΩ，取其中间标 称值即可。
例10：如图所示TTL电路驱动CMOS电路 的实例，试计算上拉电阻RL的取值范围。 TTL与非门在VOL≤0.3V时，IOLmax=8mA； 输出端T5管截止时IOH=50μA，CMOS或 非门的高电平输入电流最大值和低电平输 入电流最大值均为1μA， 要求加到CMOS 或 非门输入端的电压 满足VIH>4V， VIL≤0.3V，VDD=5V。
例
4：试计算 74S00 与非门接成如图所示电 路时的扇出系数。已知输出电流IOH=-1mA， IOL=20mA，输入电流 IIH=0.05mA，IIL=-2mA。 若将图中与非门换成或非门 74S02，参数不变， 试计算或非门的 扇出系数。
解：分别考虑输出高低电平两种情况。 与非门的扇出系数分别为

解（1）F的逻辑功能为
（2）与非门无论有几个输入端并联在一起， 总的低电平输入电流都等于一个输入端 接低电平的时的电流IIL。当输入高电平 时，总输入电流等于各个输入端电流之 和，因为T1 管此时处于倒置工作状态， 多发射结反偏。因此 当OC 门输出高电平时，
当OC门输出低电平
因此R的取值范围为0.575~2.85 kΩ之间。

2、要保证D发光，需要保证其正常工作电流。 当T饱和时，Rc两端压降为 5-1.4-0.3-0.3=3V， 要求流过的电流为5~10mA，因此 Rc的范围为 3V/10mA~3V/5mA，即0.3kΩ~0.6kΩ。 3、若 Rc取 0.2kΩ，则此时三极管饱和集电极电 流为


基极电流为

若要三极管饱和需要满足 IB>IBS=ICS/β，故 β 至少应为 15/0.2=75。

(a)
(b)
解：该题目考查TTL 门电路输入端负载特性， 而CMOS 门电路不具有输入端负载特性。 当2 个门电路都是CMOS 门时，由于MOS 管栅极是绝缘的，栅极电流近似为0，所以输 入端通过电阻接地，无论电阻取何值，只要 不是无穷大，其输入端为地电位，因此图所 示与非门输出均为高电平，即 F1=F2=A⋅B⋅0=1。 当2个门都是TTL门电路时，根据TTL与非门 电路原理图，得出ROFF和RON的计算公式：

因此与非门扇出系数为 10。 或非门的扇出系数分别为


因此或非门扇出系数为 5。

例5：（1）某TTL逻辑电路的 VOLmax=0.3V，VOHmin=2.4V，VILmax=0.8V， VIHmin=2.0V。求其噪声容限 VNL和 VNH。

（2）已知CMOS与非门CD4011静态参数 VOLmax=0.05V，VOHmin=4.95V，VILmax=1V， VIHmin=4V。求其噪声容限 VNL和 VNH。


分别计算得ROFF≈685 Ω；RON≈2.6 kΩ。
(a)中R<ROFF，该输入端为低电平F1
=A⋅B⋅0=1；

(b)中R>RON，该输入端为高电平 F=A⋅B。

例12：已知图所示TTL门电路中，OC门输 出管截止时，漏电流IOH≤100μA，输出管 导通时允许通过的最大负载电流为 ILM≤15mA，输出F 的高低电平分别为 VOH≥3V，VOL≤0.4V。G1~G5 的输入特性如 图(b)所示。（1）F 的逻辑功能是什么？ （2）求R 的取值范围，并写出表达式。

(1)当输入低电平时，
晶体管满足截止条件，能可靠截止。 当输入为高电平时，
IB>IBS，晶体管满足饱和条件，能可靠饱和导通。

（2）在输入高电平时，要使三极管工作于 饱和状态，需满足IB≥IBS，即

代入相应数据后求得β≥13.2。因此，为使三 极管在输入信号为高电平时能可靠饱和， 三极管的β值最小应大于 14。
例13：已知如图电路中，其中图（a），（b） 为TTL门电路，图（c），（d）为CMOS门 电路，判断四个电路能否正常工作。
解：图（a）TTL 的OC 门电路可以直接实 现线与，但无电阻和电源，无法正常工作。 图（b）TTL 的与非门不能线与，无法正常 工作。 图（c）CMOS门电路，三态门可以直接线 与，但须满足任一时刻只有一个三态门工 作。E=0时，G1门工作，传输门导通，F3= AB 。E=1 时，G2门工作，但此时传输门 TG截止，F3无信号输出，故F 3= E· AB 图（d）CMOS门电路，C=0时，F=A， C=1时，高阻，故F= C· A


例8：已知74LS系列门电路参数 VOLmax=0.5V，VOHmin=2.7V；74HCT 系列参数VILmax=0.8V，VIHmin=2V； 74HC 系列VIHmin=3.5V，VILmax=1.5V。 试判断能否用TTL 电路直接驱动 CMOS 电路？若不能应采取什么措施？

解：主要考虑逻辑电平是否兼容、驱动门 和负载门必须满足VOHmin≥VIHmin； VOLmax≤VILmax。TTL 驱动74HCT 时，满足 逻辑电平关系，可以直接相连；TTL 驱动 74HC时，不满足VOHmin≥VIHmin 的逻辑电 平关系，在TTL输出端与5V电源间接一个 上拉电阻RP，以提高TTL 输出高电平。 TTL电路输出级T5管截止时的漏电流，IO 和IIH都很小，VOH=VDD-RP(IO+nIIH)，故只 要RP不是很大，VOH≈VDD，电路如图所示。
解：根据驱动门是否能给负载门提供足够的灌电 流和拉电流，判断逻辑电平是否兼容。 （1）驱动门和负载门的逻辑电平必须满足 VOHmin≥VIHmin；VOLmax≤V ILmax；驱动门 VOLmax=0.33V，VOHmin=3.84V；负载门 VILmax=0.8V，VIHmin=2V。因此HC 系列门与74LS 系列门电路逻辑电平匹配。 （2）驱动门输出低电平时，74HC04的 IOLmax=4mA，6 个74LS的系列门电路总的输入电 流ILtotal=6×0.4mA=2.4mA，故满足IOLmax≥IILtotal； 驱动门输出高电平时74HC04 门电路的 IOHmax=4mA，负载门电路总的输入电流 IIHmax≥IIHtotal；一个74HC04 反相器可以驱动6 个 74LS系列门电路。

（3）在输入低电平时，要使三极管工作 与截止状态，需满足VBE≤0，即

代入相应数据后求得VBB≥1.1V。因此， 为使三极管在输入信号为低电平时可靠截 止， VBB应不小于 1.1V。
例 3:电路如图所示，G1和 G2均为TTL门电路， 其输出高电平VOH=3V，低电平VOL=0.3V，最大 允许拉电流IHM=0. 4mA，最大允许灌电流 负载电流ILM=30mA，三极管β=40，工作于 开关状态，导通时VBE=0.7V，饱和时 VCES=0.3V，最大允许集电极电流 ICM=100mA，发光二极管D 的正向导通压降VD=1.4V， 发光时正向电流ID=5~10mA。
例 2：如图所示电路中，已知 R1=4.3kΩ， R2=16kΩ，Rc=1.5kΩ，VCC=12V，VBB=8V， VC1=5V，输入电压 VIH=5.5V，VIL=0.3V，请 问 (1)当晶体管 β=30 时晶体管能 否可靠地饱和截止？ (2) 为保证晶体管在输入信号为 高电平时能可靠饱和，晶体管 的 β 值最小是多少？ (3) 为保证晶体管在输入信号 为低电平时能可靠截止，VBB 的最小值是多少
例7：试判断能否用74HC04 中的一个反 相器驱动6个74LS系列门电路。已知HC 系列的参数为IOLmax=4mA；IOHmax=4mA， VOLmax=0.33V，VOHmin=3.84V。74LS 系 列的参数：IILmax=0.4mA；IIHmax=0.02mA， VILmax=0.8V，VIHmin=2V。

例9：用4个74系列OC 与非门的输出端 并联，驱动4个74系列与非门的6个输入 端。已知OC门高电平输出时的漏电流 IOH=250μA，IOLmax=16mA； VOLmax=0.4V，VOHmin=2.4V。与非门的 参数IIH=40μA，IIL=1mA。 试计算上拉电阻RP 的取值范围。

解：根据门电路的噪声容限概念， （1）输入低电平噪声容限 VNL=VILmax VOLmax = 0.8V-0.3V=0.5V;输入高电平噪声容 限 VNH= VOHmin- VIHmin=2.4V -2.0V=0.4V。

（2）输入低电平噪声容限 VNL=VILmax VOLmax =1V- 0.05V=0.95V；输入高电平噪声 容限 VNH=VOHmin- VIHmin=4.95V -4V=0.95V
例6：已知TTL与非门和负载的连接如图所示。
与非门的有关参数为；输入短路电流IIL=1mA， 输入漏电流为IIH=40μA，输出低电平为 VOL=0.1V，输出高电平为VOH=3.2V，最大输入 低电平VILmax=0.4V，最小输入高电平VIH=2.4V， 高电平输出电流为IOH=500μA，低电平输出电 流 IOL=10μA，问负载电阻最小值是多少？ 如果与非门输出端又连接了2个同样的与非 门，为保证电路工作正常，负 载电阻是增大还是减小？


解：根据VIH>4V 的要求及已知的TTL 门 电路输出高电平时的漏电流和CMOS 电路 的高电平输入电流，即可求得RL的最大允 许值：

根据VIL≤0.3V的要求及TTL 门电路低电平 时输出电流最大值和CMOS电路的低电平 输出电流，即可求得RL的最小允许值

例11：判断CMOS、TTL 输入端通过电阻 接地时的逻辑电平。如图所示逻辑门均为 5V电源供电，分别讨论电路是CMOS 和 TTL 情况下的输出是什么？TTL门电路为 74LS 系列，VIL=0.8V；VIH=2V。