p速度
访问时间(access time)Ta：从存储器接到读请 求到所读的字传送到数据总线上的时间间隔
存储周期Tm：连续两次访问存储器之间所必需 的最小时间间隔。一般Tm > Ta
存储带宽Bm：存储器被连续访问时所提供的数 据传输速流，单位是位(或字节）/秒
p价格
存储器的价格通常用单位字节价格来表示，若 总容量为S的存储器的总价格为C，则单位字节价格 c＝C/S
存储器层次结构的性能
评价存储器层次结构的性能参数是平均存储访问 时间(average memory-access time) 平均存储访问时间＝命中时间×命中率 ＋ 失效率 × 失效损失 当块大小过小时，失效率很高 当高层存储器容量保持不变时，失效率有一最低 限值，此时块大小的变化对失效率没有影响 当块大小超过某定值后，（这一定值又称为污染 点），失效率呈现随块大小增加而上升的趋势
DDRII SDRAM采用了4倍预读取的技术， 在每次得到一个地址时芯片内部读取4个数 据，并将I/O端口的时钟频率提高为原来的
主存简介
主存是非常重要存储和记忆部件，用以存放 数据和程序 主存大都采用DRAM芯片实现 一般说来，容量越大速度越快的存储器就能 给系统带来越高的性能 与微机相比，嵌入式系统的主存一般比较小 同时在有些嵌入式系统中也有用Flash存储器 作为主存使用的情况
DRAM与SRAM主要差别
对DRAM芯片来说，在读出数据之后还需重新写回 数据，因而它的访问延迟和存储周期不同。SRAM的 访问时间与存储周期则没有差别
由于在列地址送出后到读出数据之间需要时间，
而这个时间对于地址线而言是空闲的，可以送出 下一个列地址，因此开发了EDO DRAM，利用类 似于流水线的模式进一步提高了内存读/写速度。
由于DRAM需要动态充电的特性使每次读数 据后需要进行再次充电才能进行下次读，因 此SDRAM采用了两个（或多个）Bank的方 式进行交替数据操作，Bank0读数据时Bank1 充电， 下一周期Bank1读数据时Bank0充电， 从而提高对外的数据交换能力。
DRAM经历了DRAM，FPM DRAM （Fast page Mode DRAM）,EDO DRAM
（Extended Data Out DRAM）,SDRAM （Synchronous DRAM）,DDR SDRAM （Double Data Rate SDRAM）,DDR2 SDRAM,DDR3 SDRAM
DRAM的基本结构
从DRAM到DDRIII
最初DRAM读写是在控制信号的作用下先 发一个行地址再发一个列地址，随后读/写 一个数据。
DRAM读数据时序
人们发现通常数据是连续读/写的，因此，改为 FPM DRAM，送一次行地址后，将行地址锁存， 只送列地址，每送一个列地址就读/写一个数据， 直到该行的数据读完。从而提高了读/写速度。
存储器设计目标
p高速度 p大容量 p低价格
设计目标实现依据
p存储器的工艺实现技术有了突飞猛进的发展，高速、
大容量、低价的存储器件以惊人的速度生产出来
p所有程序都具有这样的行为特性：空间和时间局部
性
p90/10原理：一个程序的90％时间是消耗在10％的代
码上
p根据以上局部性原则（The Principle of
为防止信息丢失，DRAM需要定期刷新每个存储单 元，SRAM却不需要
DRAM设计强调容量，而对SRAM设计来说，容量和 速度同样重要
就可以比较的存储器设计技术而言，DRAM的容量 大概为SRAM的16倍，而SRAM的存储周期比DRAM的 约快8～16倍
3.1.1 DRAM存储器
DRAM由于结构简单集成度高，因此价格 非常便宜，是目前嵌入式系统中主要的内 存方式。
嵌入式系统硬件技 术
3.1 RAM存储器技术
在嵌入式系统中CPU通过地址直接访问的 存储器包括可读写存储器和只读存储器两 类，通常用于上电时存放运行时程序及数 据的RAM被称为主存。
存储器的几个相关性能指数
p容量
存储器容量用S=W×l×m表示，W为存储器字长， l为存储器字数，m则为存储器体数
Locality），就可以利用各种不同的价格、速度、容 量的存储器的组合设计出一个多层次（multiple level）存储系统
பைடு நூலகம்
存储器层次结构
在嵌入式系统中所用到的存储器主要有：触发器 （Flip-Flops and Latches）、寄存器（Register Files）、静态随机访问存储器（SRAM）、动态随 机访问存储器（DRAM）、闪速存储器（FLASH）、 磁盘（Magnetic Disk）等 这些存储器的速度，为触发器最快，寄存器次之， SRAM再次，DRAM较慢，然后是FLASH，磁盘最慢 价格正好反之，磁盘的每兆字节价格最便宜，触 发器最贵
速度越来越快
容量越来越大
存储器层次结构图
寄存器 静态随机访问存储器 动态随机访问存储器
Flash
存储器层次结构的特性
第一，数据的包含性，即上层的数据，在下一 层中都能找到。 第二，下层存储器将自己的地址映射到高层的 存储器。
存储器层次结构几个基本概念
块（Block）:相邻两级间的信息交换单位 命中（Hit）：相邻两层存储层次中，访问地址可 以直接在高层存储器中访问到 命中时间(hit time)：访问高层存储器所需的时间， 其中包括本次访问是命中还是失效的判定时间 命中率（Hit Rate）：相邻两层存储层次中，访问 地址可以直接在高层存储器中访问到的概率 失效率（Miss Rate）：等于1－命中率 失效损失(miss penalty)：用低层存储器中相应的 块替换高层存储器中的块，并将该块传送到请求访 问的设备（通常是CPU）的时间
SDRAM的操作改为由外部时钟上升沿同步控 制方式，以实现突发数据传送能力。突发数
据传送可以实现接收一次列地址发送多个数 据的能力。
DDR （Double Data Rate）SDRAM则采用 了二倍预读取的技术，在每次得到一个地 址时芯片内部读取两个数据，这两个数据 分别在一个时钟的上升沿和下升沿传送出 去，从而提高读/写速度。