TIANSHUI NORMAL UNIVERSITY《数字电子技术与逻辑设计》设计报告题目：乒乓球比赛游戏机学院：电子信息与电气工程学院专业：电子信息工程班级： 1 4级电信一班姓名：学号：2016 年 1月 3日目录引言 (3)设计背景 (3)Quartus II的功能简介 (3)一、设计题目及要求： (4)1.1题目：乒乓球比赛游戏机。
(4)1.2扩展功能： (4)二、设计思路及总体方案 (4)2.1设计思路 (4)2.2总体思路描述如下： (5)三、单元电路设计 (6)3.1球台电路的设计 (6)3.2 计分电路的设计 (8)3.3 响铃电路设计 (10)3.4译码显示的设计 (11)3.5裁判规则的设计 (12)3.6时钟电路 (13)3.7总体电路如图15所示 (14)3.8 电路设计的引脚设置图 (14)四、各个模块的时序仿真以及系统时序仿真、分析 (15)4.1 球台驱动控制模块仿真波形图 (15)4.2计分模块仿真波形图 (15)4.3响铃模块仿真波形图 (16)4.4裁判模块仿真波形图 (16)五、总结 (17)5.1设计心得 (17)5.2 本设计有以下几个可以改进的地方 (18)参考文献 (18)附录 (18)Verilog 语言封装的模块程序如下 (18)50MHZ分频到4MHZ Verilog程序 (18)数码管位码选择Verilog程序 (19)数码管断码选择Verilog程序 (19)致谢 (20)引言设计背景人类社会已进入到高度发达的信息化社会，信息社会的发展离不开电子产品的进步。
现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。
前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是 EDA 技术。
EDA是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子 CAD 通用软件包，主要能辅助进行三方面的设计工作：IC 设计,电子电路设计以及 PCB 设计。
没有 EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的,但是面对当今飞速发展的电子产品市场，设计师需要更加实用、快捷的 EDA工具，使用统一的集体化设计黄精，改变传统的设计思路，将精力集中到设计构想、方案比较和寻找优化设计等方面，需要以最快的速度，开发出性能优良、质量一流的电子产品，对 EDA 技术提出了更高的要求。
未来的 EDA技术将在仿真、时序分析、集成电路自动测试、高速印刷版设计及开发操作平台的扩展等方面取得新的突破，向着功能强大、简单易学、使用方便的方向发展Quartus II的功能简介QuartusII提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；芯片（电路）平面布局连线编辑；LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具；定时/时序分析与关键路径延时分析；可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析；支持软件源文件的添加和创建，并将它们链接起来生成编程文件；使用组合编译方式可一次完成整体设计流程；自动定位编译错误；高效的期间编程与验证工具；可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。
一、设计题目及要求：1.1题目：乒乓球比赛游戏机。
要求：（1）设计一个由甲、乙双方参赛，裁判参与的乒乓球比赛游戏模拟机。
（2）用八只排成长串的指示灯（发光二极管）来代表球的轨迹，其中一个亮的指示灯用来显示球的当前位置，指示灯依次从左向右，或从右向左移动，一般为1 s转换一次。
（3）用两个按钮开关作为球拍，甲乙两人参加比赛。
当球到达甲方时，应立即按动开关(电路应只能响应按钮信号的前沿，若重复按动或持续按下去，将不起作用)，表示回球，球到达乙时，同样也应立即按动乙方的开关，将球回击到对方去。
若击中，则乒乓球向相反方向移动，若未击中，则对方得一分。
1.2扩展功能：（1（设置自动计分电路，双方各用二位数码管进行计分显示，每计满11分为一局。
（2）一方得分时，电路自动响铃2s，此时发球无效，等铃声停止后方能继续比赛。
二、设计思路及总体方案2.1设计思路（1）两人乒乓球游戏机是由发光二极管代替球的运动，并按照一定的规则进行对垒比赛。
甲乙双方击球用开关表示。
（2）当甲乙按动开关时，球向前运动，当球运动到对方位置时，参赛者应立即按下自己一方的按钮，即表示击球。
若未击中则表示对方得分，一方得分时，电路自动响铃2s，此时发球无效，等铃声停止后方能继续比赛。
（3（利用计数器连接成十二进制计数器，计满11分一局结束。
图1：乒乓球比赛游戏结构框图如上图1所示，该电路主要由时钟信号源、按键电路、球台驱动控制电路，计数器，显示译码器和LED数码管等组成。
途中标出的各种信号的含义分别为：CLK 表示球台驱动电路和计数器的时钟信号；S表示灯（乒乓球）移动的信号；LED表示发光二极管驱动信号，由LED1~LED8组成;CLK1K表示响铃脉冲。
2.2总体思路描述如下：1.用两个74LS194四位双向移位寄存器来模拟乒乓球台，其中第一个74LS19 4的DL输出端QD接第二个的右移串行输入端SR，这样当乒乓球往右准备移出第一个寄存器的时候就会在时钟脉冲的作用下被移入第二个寄存器。
同样道理，第二个74LS194的AR输出端接第一个的左移串行输入端。
2.用十二进制计数器74LS161、逻辑门电路和集成的4管脚的数码管组成计分电路。
三、单元电路设计3.1球台电路的设计球台电路设计用74LS194设计，74LS194是具有串行、并行输入，串行、并行输出及双向移位功能的寄存器，其逻辑符号如图2所示，其引脚：SLSI和SRSI分别是左移和右移串行数据输入端；A、B、C、D是并行数据输入端，QA和QD分别是左移和右移串行输入端，QA、QB、QC和DQ为并行输出端。
如图2可以将多片双向移位寄存器74LS194级联，扩展移位寄存器的数据位数。
图3是利用双向移位寄存器74LS194扩展成一个8位移位寄存器的应用电路图。
图中，左片移位寄存器输入高位数据A,输入低位数据B、C、D，其SRSI接受串行输入的右移数据，D接至右片的SRSI,实现低位数据向高位右移。
右边移位寄存器输入高位数据D，输入低位数据A、B、C，SLSI接受串行输入的左移数据，QA接至左片的SL SI，以实现高位数据向低位左移。
于是构成8位移位寄存器。
可以通过图3所示电路测试74LS194的功能图3寄存器测试电路球台驱动控制电路如图4所示图4 球台驱动控制电路上图中，两片4位74LS194双向移位寄存器接成8位双向移位寄存器。
图5 球台模块74LS194功能表如表1所示：表1 74LS194功能表输入输出清0 CLRN控制S1 S0串行输入SLSI SRSI时钟CLK并行输出A B C DQA QB QC QD工作模式0 1 1 1 1 1 1X X00010110101 1X XX XX 1X 01 X0 XX XXX↑↑↑↑↑X X X XX X X XX X X XX X X XX X X XX X X XA B C D0 0 0 0QA QB QC QD1 QA QB QC0QA QB QCQB QC QD 1QB QC QD 0A B C D异步清0保持右移,SRSI串行输入，QA串行输出左移，SLSI串行输入，QD串行输出并行置数功能说明：(1)当S1 = S0 =1 时，不管各输入端原来是什么状态，在下一个时脉冲到来时，其输出分别是预先输入到并行输入端的 ABCD ，这种方式叫送数。
(2)当S 1 =0 ，S 0 =1 时，其工作方式叫右移，这时，每来一个时钟脉冲，输出端的数各向右移一位，而Q A 端的输出则由加到 SR 端的数来补充。
(3)当S 1 =1 ，S 0 =0 时，其工作方式叫左移，情况正好与右移相反；Q D 端的输出由加到 SL 端的数来补充。
3.2 计分电路的设计计分电路用74LS161设计，74LS161是具有同步加载和异步清0功能的4位二进制加法计数器。
由表2可知，74LS161采用异步清0、同步置数的方式，利用这些功能可以构成小于十六的任意进制加法计数器。
这可以采用两种方法来实现，即反馈清0法和反馈置数法。
前者是通过计数进位信号控制其清0端来实现的；后者则是通过计数进位信号控制其置数端，将常数加载于计数器中作为计数初值来实现的。
计分电路用74LS161构成十二进制加法计数器——反馈置数法：反馈置数法适用于有置数端的集成计数器。
利用74LS161构成十二进制加法计数器时，反馈置数法的优势是，可选择其16个计数状态0000~1111中的任意连续的12个状态作为十二进制加法计数器的计数状态，如选择0000~1011或0100~1111.计分电路中选择计数状态是0000~1011，则计数状态的转换情况与反馈请0法相同，只是当计数到1011后，一方面输出一个进位信号；另一方面，将这个进位信号作为计数器的加载允许信号LDN，将0000从并行数据入口加载到计数器中作为下一个计数循环的初值。
这种方案的电路如图4所示。
计分电路的设计如下图6所示：图6 计分电路图7 计分模块如图6所示，计分电路由一个十二进制的74LS161计数器和逻辑门构成。
图7为两个计数器组成的计分模块表2 74161功能表清0置数使能时钟预置数据输出CLR LD ENP CL D C B A QD QC QB QA工作模式N N ENT K 01111X 0111X X X X 0 X X 01 1X↑X X ↑X X X X d3 d2 d1 d0X X X X X X X X X X X X0 0 0 0d3 d2 d1 d0保持保持计数异步清0同步置数数据保持数据保持加法计数计分电路有一个按键开关控制清零3.3 响铃电路设计响铃电路的设计图如图8所示：图8 响铃电路如上图所示，响铃电路有响铃频率和逻辑门构成，一方得分时，电路自动响铃2s 。
如图9为响铃模块图9 响铃模块3.4译码显示的设计此电路由两部分电路构成分别为译码电路和数码管显示电路构成，译码电路由74LS175，74LS138和逻辑门组成。