课题13.1寄存器课型新课授课班级授课时数2教学目标1．了解时序逻辑电路与组合逻辑电路结构及功能的区别，了解时序逻辑电路的基本应用。

2．掌握移位寄存器的电路结构和工作原理。

教学重点1．寄存器的分类，数码寄存器的电路结构和工作原理。

2．掌握移位寄存器的电路结构和工作原理。

教学难点移位寄存器的电路结构和工作原理。

学情分析教学效果教后记新课 A ．引入时序逻辑电路简称时序电路：它是由组合逻辑电路和触发器两部分组成。

时序逻辑电路的特点是：电路任一时刻的输出状态不仅与同一时刻的输入信号有关，而且与电路原有状态有关。

B ．复习1．组合逻辑电路的特点。

2．举例。

C ．新授课13.1 寄存器13.1.1 数码寄存器1．电路结构数码寄存器（寄存器）：只具有接收、暂存数码和清除原有数码的功能。

控制端：4个触发器的时钟脉冲输入端连接在一起，作为接收数码的控制端。

输入端：30D ~D 是寄存器的数码输入端。

输出端：30Q ~Q 是寄存器的数据输出端。

清零端：各触发器的复位端连接在一起，作为寄存器的总清零端CR ，低电平有效。

2．工作过程 （1）寄存数码前，寄存器应清零：令CR = 0，30Q ~Q 均为0态。

（2）寄存数码时，应使CR = 1。

将待寄存的四位二进制数码30~D D 分别输入D 触发器各自的输入端。

当时钟信号CP 的上升沿到来时，根据D 触发器的逻辑功能1n Q =D ，二进制数码得以输入寄存器。

（3）只要使CR = 1，CP = 0，寄存器就处在保持状态。

完成了接收并暂存数码的功能。

3．特点在接收数码时，各位数码是同时输入；输出数码时，也是同时输出。

因此，这种寄存器称为并行输入、并行输出数码寄存器。

13.1.2 移位寄存器1．单向移位寄存器（1）右移寄存器① 电路组成（讲解电路）（分析工作原理）3FF 是最高位触发器，0FF 是最低位触发器，从左到右依次排列。

高位触发器的输出端Q 与低一位触发器的输入端D 相连。

整个电路只有最高位触发器3FF 的输入端D 接收输入的数码。

② 工作原理接收数码前，寄存器应清零。

令CR = 0，则各位触发器均为0态。

接收数码时，应使CR = 1。

假设初始状态=3210D D D D 0000，要输入数据为1101； 第一个CP 上升沿到来后：0D = 1存入3FF ，13=Q ，其他三个触发器保持0态不变。

=0123Q Q Q Q 1000。

第二个CP 上升沿到来后：1D =0移到3FF 中，而13=Q 移到2FF 中，此时12=Q 。

1Q 、0Q 仍为0态。

=0123Q Q Q Q 0100； 第三个CP 上升沿到来后：2D = 1移到3FF 中，03=Q 移到2FF 中，12=Q 移入1FF ，而0FF 状态仍为0态。

=0123Q Q Q Q 1010；第四个CP 上升沿到来后：3D = 1移到3FF 中，其余各位触发器依次右移，结果=0123Q Q Q Q 1001。

③ 状态表CP 输入 3Q 2Q 1Q 0Q0 1 2 3 40 1 0 1 10 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1④ 特点从4个触发器的输出端可同时输出4位数码，即并行输出。

又可从最低位0FF 的输出端0Q 处输出，只需要连续送入4个CP 脉冲，存放4位数码将从低位到高位，依次从串行输出端0Q 处输出，这就是串行输出方式。

右移寄存器具有串行输入、串并行输出的功能。

⑤ 波形图（讲解）（引导学生画波形图）（2）左移寄存器①电路组成串接顺序由低位到高位。

寄存的数码从低位的D端输入，从最高位的输出端3Q串行输出。

②工作原理接收数码前，寄存器应清零。

令CR= 0，则各位触发器均为0态。

接收数码时，应使CR= 1。

假设存入数据=123DDDD1101。

第一CP上升沿到来后：=123QQQQ0001。

第二CP上升沿到来后：=123QQQQ0011。

第三CP上升沿到来后：=123QQQQ0110。

第四CP上升沿到来后：=123QQQQ1101。

2．双向移位寄存器具有既能右移又能左移两种工作方式的寄存器，称为双向移位寄存器。

（1）集成4位双向移位寄存器CT74LS194的外引线排列1M、M为工作方式控制端，其取值不同，功能不同：保持、右移、左移及并行输入。

（2）CT74LS19逻辑功能表（讲解）（引导学生分析完成）（讲解）CR 1M 0M功 能 0 1 1 1 1× × 0 0 0 1 1 0 1 1清 零 保 持 右 移 左 移 并行输入（3）工作过程分析 CR = 1时：① 01M M 00，寄存器中的数据保持不变② 01M M 01，右移，CP 上升沿，D SR 右移输入端的串行输入数据依次右移。

③ 01M M 10，左移，CP 上升沿，D SL 左移输入端的串行输入数据依次左移。

④ 01M M 11，寄存器处于并行输入工作方式，CP 上升沿将并行输入的数据30D ~D 传送到寄存器的并行输出端。

（讲解）练习1． 输入数码为1101时，说明左移和右移寄存器的工作原理。

2． 说明左移与右移寄存器结构上的区别。

小结1．时序逻辑电路的特点：（1）时序逻辑电路的输出状态不仅与当时的输入状态有关，而且还与电路的原来状态有关。

（2）从电路结构上来看，时序逻辑电路一定包含触发器。

2．寄存器具有接收、寄存和输出数码的功能。

本章介绍了两类寄存器：数码寄存器和移位寄存器。

数码寄存器采用并行输入、并行输出的方式，接收、存储和输出数码，它没有移位的逻辑功能。

移位寄存器不仅具有数码寄存器存储信息的功能，而且还具有数码移位的逻辑功能。

布置作业P234习题十三13-2，13-3，13-4，13-5。

课题13.2二进制计数器课型新课授课班级授课时数2教学目标1．了解计数器的功能。

2．掌握二进制计数器的电路组成原理。

教学重点1．二进制异步加法计数器电路结构与工作原理。

2．二进制异步减法计数器的电路结构与工作原理。

3．二进制同步计数器电路结构与工作原理。

4．集成计数及其应用。

教学难点二进制异步、同步计数器工作原理。

学情分析教学效果教后记新课A ．引入在数字系统中，往往需要对脉冲的个数进行计数，以实现测量、运算和控制。

具有计数功能的电路，称为计数器。

分类：进位制：二进制计数器、非二进制计数器。

计数增减：加法计数器、减法计数器。

CP ：同步计数器、异步计数器。

B ．复习1．寄存器的工作原理分析。

2．寄存器的功能。

C ．新授课13.2 二进制计数器13.2.1 异步二进制加法计数器1．电路组成（1）结构特点：低位触发器Q 端接至高位触发器的C 端。

（2）J K 1， 1+n Q =n Q 翻转功能。

2．工作原理计数器工作前应先清零。

使CR = 0，则000=012Q Q Q 。

（1）当第一个CP 脉冲下降沿到来时，0FF 翻转，0Q 由0变为1。

而0Q 的正跳变信号对触发器1FF 不起作用，1FF 、2FF 保持原态。

计数器状态为001。

（2）当第二个CP 脉冲下降沿到来时，0FF 再次翻转，0Q 由1变为0。

0Q 是负跳变信号，作用到1FF 的C 端，使1FF 状态翻转，1Q 由0变为1。

而2FF 仍保持原态不变。

计数器状态为010。

（3）按此规律，当第七个CP 脉冲输入后，计数器的状态为111，再输入一个CP 脉冲，计数器的状态又恢复000。

3．状态表输入CP 脉冲序号 计数器状态2Q 1Q 0Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 41（提问）（介绍电路）（引导学生分析工作原理）5 1 0 16 1 1 07 1 1 18 0 0 04．波形图5．特点计数器是递增计数的，且从计数脉冲的输入到完成计数器状态的转换，各触发器的状态是由低位到高位，逐次翻转的，不是随计数脉冲的输入，各触发器状态同时翻转，所以称为异步加法计数器。

13.2.2异步二进制减法计数器1．电路组成结构特点：低位触发器Q端接至高位触发器的C端。

2．工作原理（1）当低位触发器的状态Q由0变为1时，而Q由1变为0即为负跳变脉冲，高一位触发器的C端接收到这个负跳变信号，发生翻转。

（2）当低位触发器的状态由1变为0时，高一位触发器将收到正跳变信号，其状态保持不变。

3．状态表输入CP脉冲序号计数器状态2Q1Q0Q0 0 0 01 1 1 12 1 1 03 1 0 14 1 0 05 0 1 16 0 1 07 0 0 18 0 0 0 （引导学生画出波形图）（讲解）4．特点计数器是递减计数的，各触发器状态不是同时翻转，所以称为异步二进制减法计数器。

异步计数器的电路简单，各触发器状态的改变是逐行进行的，计数速度慢。

13.2.3二进制同步加法计数器同步计数器：将计数脉冲送到每个触发器的时钟脉冲输入端CP处，使各个触发器的状态变化与计数脉冲同步，这种方式组成的计数器称为同步计数器。

1．电路组成2．分析逻辑关系触发器序号翻转条件JK端逻辑关系FF1FF2FF来一个计数脉冲就翻转一次Q= 1Q =1Q = 11==KJ11QKJ==122QQKJ==3．计数过程计数器工作前应先清零，初始状态为000。

（1）当第一个CP脉冲到来后，FF的状态由0变为1。

而CP到来前，Q、1Q均为0，所以，CP到来后，1FF、2FF保持0态不变。

计数器状态为001。

即1===11QKJ，===122QQKJ。

（2）当第二个CP脉冲到来后，FF则由1变为0。

1FF状态翻转，由0变为1。

而2FF仍保持0态不变。

计数器状态为010。

同时且0===11QKJ，===122QQKJ。

（3）当第三个CP脉冲到来后，只有FF的状态由0变为1，1FF、2FF保持原态不变。

计数器状态为011。

同时1===11QKJ，1===2122QQKJ。

（4）当第四个计数脉冲到来后，三个触发器均翻转，计数状态为100。

（5）在第七个CP脉冲到来后，计数状态变为111，再送入一个CP脉冲，计数恢复为000。

4．特点同步计数器各个触发器的状态转换，与输入的计数脉冲CP同步，具有计数速度快的特点。

13.2.4集成二进制计数器简介1．4位异步二进制计数器CT74LS293（讲解）（1）外引线排列3Q~Q：输出端。

OAR、OBR：复位端。

NC：空脚。

（2）功能表输入输出OAROBR CP 3Q2Q1Q0Q1 1×0 ×↓×0↓0 0 0 0加法计数加法计数×：表示任意——或0或1。

↓：下降沿触发。

（3）说明①OAR=OBR= 1时，不论CP、1CP何种状态，计数清零，3Q2Q1QQ= 0000。

②当OAR= 0或者OBR= 0时，电路在0CP、1CP脉冲的下降沿作用下，进行计数操作：若将1CP与Q相连，计数脉冲从0CP输入，数据从3Q、2Q、1Q、Q端输出，电路为4位异步二进制加法计数器；若计数脉冲从1CP输入，数据从3Q、2Q、1Q端输出，电路为3位异步二进制加法计数器。