湖南大学课程设计报告课程名称：电子技术课程设计系部：电气工程系专业班级：电子科学技术学生姓名：指导教师：完成时间： 2011.06.19报告成绩：目录摘要 3 第一章、设计题目 4 第二章、设计目的 4 第三章、设计要求 43.1设计指标 43.2设计要求 4 第四章、设计方案与论证 5 第五章、系统具体电路设计及原理 55.1抢答器电路的设计 55.2定时电路的设计 55.3报警电路的设计 (6)5.4时序控制电路的设计 (6)第六章、主要元器件介绍 (7)6.1 74LS48 和74LS192的功能表 (8)6.2 74LS148 (9)6.3 74LS279 (10)6.4 74LS121 (11)6.5NE555 (11)第七章、设计采用元件 (13)第八章、电路设计仿真 (13)第九章、实验心得 (15)第十章、参考文献 (16)摘要本设计的抢答器是一种比较简易的抢答器，没有使用特别多的复杂的元器件。

结合上机动手实验而完成的。

它的特点是电路简单、制作方便、操作简单、方便、性能可靠，实用于多种智力竞赛活动。

本抢答器的电路主要完成：设计一个六路抢答器，实现开始一定时间后，开始抢答状态，可以判定是哪个信号抢答的，同时封锁其他信号，如果过了抢答时间，仍然没有抢答或者出现抢答者同时抢答时，那么就报警。

这个抢答器设计基本上满足了实际竞赛应用中的各种需要。

在实际中有很大的用途。

无论是在学校、工厂、军队还是益智性电视节目，都会举办各种各样的智力竞赛，都会用到抢答器。

目前市场上已有各种各样的智力竞赛抢答器，绝大多数是以模拟电路、数字电路或者模拟电路与数字电路相结合的产品。

这部分抢答器已相当成熟，但功能越多的电路相对来说就越复杂，且成本偏高，故障高，显示方式简单。

数字抢答器由主体电路与扩张电路组成.优先编码电路,锁存器,译码电路将参赛队的输入信号在显示器上输出:用控制电路和主持人的开关启动报警电路,以上两部分组成主体电路.通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能,构成扩展电路.经过布线,焊接,调试等工作后数字抢答器成型.抢答器四周有安装孔,可以方便的安装在操作台上,外接抢答按钮接入相应的接线端子,如果需要外接电铃或指示灯,则接入继电器端子,安装完毕后就可以上电了,抢答器的电流输入为5V直流输入.抢答器通上电后,蜂鸣器响,三个数码管都显示0,按下复位按钮后进入正常工作状态,这时可以设定抢答倒计时间,只要按动10进制编码按钮分别对时间的十位和个位设定,设定的时间在数码管上实时的显示出来.设定的时间范围为:0~30秒,设定完时间后,就可以按动开始按钮,表示抢答开始,这时蜂鸣器响0.1秒,提示各位选手,抢答已经开始,同时倒计时器开始从设定的时间进行倒计时.若在抢答时间内有人抢答,则第三个数码管立即显示抢答位号,倒计时间停止倒计时,所用掉的时间就是抢答的时间,同时蜂鸣器响2秒,继电器吸合2秒,表示有人抢答,在这个按键之后按下的按键除了复位键外,其他按键均无效,只有主持人按下复位键后,可以进入下一轮抢答.六路竞赛抢答器的设计方案第一章.设计题目六路智力竞赛抢答器第二章.设计目的结合课程中所学的理论知识，独立设计方案，达到学有所用的目的。

学会查阅相关手册与资料，通过查阅手册和文献资料，进一步熟悉常用电子器件类型和特性，并掌握合理选用的原则，培养独立分析与解决问题的能力。

培养创新能力和创新思维。

掌握数字电路的一般的设计方法，提高电子电路实验技能及仪器使用能力。

安装和调试的学会撰写课程设计总结报告。

抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，利用数字电路设计一套带有数码显示、定时抢答功能的六路竞赛抢答器。

第三章.设计要求3.1设计指标：抢答器可供6名选手或6个代表队比赛，分别用6个按钮S0 ~ S5表示。

3.1.2每组设置一个抢答按钮供抢答者使用并设置一个“系统复位”或“抢答准备命令”按钮和一个“抢答开始命令”按钮供主持人使用。

3.1.3抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。

选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

3.1.4抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。

当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。

3.1.5参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

3.1.6抢答者在30s内进行抢答，则抢答有效，如果30s定时到时，无抢答者，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

3.2设计要求：3.2.1画出电路原理图。

第四章.设计方案多路智力竞赛抢答器的组成框该设计抢答器的电路主要是由抢答开关电路、触发电路、触发锁存电路、编码器、七段显示译码器几部分构成。

第五章.具体设计及原理图5.1 抢答器电路的设计该部分电路要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。

选用优先编码器74LS148和RS锁存器74LS279可以完成上述功能，所组成的电路图如下所示。

这个电路的工作原理过程：当主持人控制开关S置于"清零"端时，RS触发器的R非端均为０，４个触发器输出（Q4—Q1）全部“置０”，使74LS48的BI的“非＝０”，显示器灯灭；74LS148的选通输入端ST的“非=0”，使之处于工作状态，此时锁存电路不工作。

当主持人把开关S置于"开始"时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号输入，当有选手将键按下时（如按下S5），74LS148的输出Y2Y1Y0的“非=010”，YEX的“非=0”，经RS锁存后，CTR=1，BI的“非=1”，74LS279处于工作状态，Q4Q3Q2 =101,74LS48处于工作状态，经74LS148译码后，显示器显示为"５"。

此外，CTR=1，使74LS148的ST的非为高电平，74LS148处于禁止工作状态，封锁其他按键的输入。

当按键松开即按下时，74LS148的YEX的非为高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性以及抢答电路的准确性。

如有再次抢答需由主持人将Ｓ开关重新置“清除”，电路复位。

抢答器主体电路原理图（一）然后再进行下一轮抢答。

5.2 定时电路的设计由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。

可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如下图所示。

定时电路原理图（二）5.3 报警电路的设计这部分电路我们是用由555定时器和三极管构成。

报警电路如下图所示。

其中555构成多谐振荡器，振荡频率fo＝1．43／［（R1＋2R2）C］，其输出信号经三极管推动扬声器。

PR为控制信号，当PR为高电平时，多谐振荡器工作；而当PR为低电平时，电路停振。

报警电路原理图（三）5.4 时序控制电路的设计时序控制电路是八路抢答器设计的关键，因为它要完成以下三项功能：①主持人将控制开关拨到"开始"位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。

②参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。

时序控制电路原理图（四）③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。

关于参数：发声延迟0.5秒，fo＝1．43／［（R1＋2R2）C］，权衡考虑到元器件的成本和74LS121的相关性质（下文有说明），最终选择的电阻值为R1=15K，R2=68K，C=10u。

整机电路的设计通过上面各单元电路的设计，可以画出设计的六路竞赛抢答器的设计的整机电路。

第六章.主要元器件介绍（分析、设计中选件的理论基础）6.1 74LS48 和 74LS192 功能表74LS48是输出高电平有效的中规模集成BCD七段显示译码器，它的功能简图和管脚引线图如图所示。

74LS192具有下述功能： 输 入输 出 清零 置数加数器 减数器 数 据 Q0 Q1 Q2 Q3 CR LD低电平有效 CP u CPd D0 D1 D2 D31 0 0 0 0X 0 1 1 1 X X 上升沿 1 1X X 1 上升沿 1 X X X XD0 D1 D2 D3X X X XX X X XX X X X 0 0 0 0 D0 D1 D2 D3 递增计数 递减计数 保持 ①异步清零：CR=1，Q 3Q 2Q 1Q 0=0000②异步置数：CR=0，LD =0，Q 3Q 2Q 1Q 0=D 3D 2D 1D 0③保持： CR=0，LD =1，CP U =CP D =1,Q 3Q 2Q 1Q 0保持原态④加计数：CR=0, LD =1，CP U =CP ，CP D =1，Q 3Q 2Q 1Q 0按加法规律计数⑤减计数：CR=0, LD =1，CP U =1，CP D = CP ，Q 3Q 2Q 1Q 0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。

CP U 为加计数时钟输入端，CP D 为减计数时钟输入端。

LD 为预置输入控制端，异步预置。

CR 为复位输入端，高电平有效，异步清除。

CO 为进位输出：1001状态后负脉冲输出BO 为借位输出：0000状态后负脉冲输出。

6.2 74LS14874LS148是8：3线优先编码器。

它允许多个输入信号同时有效，但只对一个优先级最高的输入信号进行编码。

74LS148的功能真值表6.3 74LS279R=1,S=0时，Q n+1=1,触发器置1状态R=0,S=1时，Q n+1=0,触发器置0状态R=1,S=1时，Q n+1=Q n,触发器保持原来状态R=0,S=0时，触发器状态不稳（不允许这种输入存在）以TTL集成触发器74LS279为例，其逻辑符号如图(a)所示，每片74LS279包含四个独立的与非门组成的基本RS触发器。

其中第一个和第三个触发器个有两个R d输入端（S1和S5）,在任一输入端加上低电平均能将触发器置1；每个触发器只有一个R d输入端（R）。

图（b）为第一个触发器的逻辑电路。

6.4 74LS121TTL集成器件74LS121是一种不可重复触发器集成单稳态触发器关于定时：单稳态电路的定时取决于定时电阻和定时电容的数值。