《数字电子技术基础》课程设计报告设计题目：彩灯循环控制器的设计专业：班级：姓名：学号：指导教师:设计日期： 2014 年 6 月课程设计评审意见（1）设计阶段（30分）——硬件电路运行情况优（）、良（）、中（）、一般（）、差（）；（2）报告（60分）——对于课程设计报告撰写的整体评价优（）、良（）、中（）、一般（）、差（）；（3）平时表现（10分）——课程设计过程中的表现优（）、良（）、中（）、一般（）、差（）；总评分数：优（）能很好地完成数字电子课程设计的任务，制作的电路板达到设计要求，课程设计报告能对设计内容进行全面、系统的总结，并能运用学过的数字电子技术理论知识对某些问题加以分析。
态度端正，课程设计期间无违纪行为。
良（）能较好地完成数字电子课程设计的任务，制作的电路板达到设计要求，课程设计报告能对设计内容进行比较全面、系统的总结。
考核时能较圆满地回答老师提出的问题，态度端正，课程设计期间无违纪行为。
中（）能够独立完成课程设计的任务，制作的电路板达到规定的主要要求，课程设计报告能对设计内容进行比较全面的总结，在考核时能正确地回答主要问题，态度端正，课程设计时无违纪行为。
一般（）课程设计过程中态度基本端正，能够完成课程设计的任务，提交电路板，能够完成报告，内容基本正确；但不够完整、系统，考核中能回答主要问题。
差（）课程设计过程中表现不佳，未能完成课程设计要求的内容。
评阅人：2014年6月25日注：优（90－100分）、良（80－89分）、中（70－79分）、一般（60－69分）、差（60分以下）目录引言 (1)第一部分：设计方案设计 (2)1.1方案选择： (2)1.2功能设计及分析 (2)1.2.1 时钟信号功能设计...............................................错误!未定义书签。
1.2.2 花型控制功能设计 (2)1.2.3 花型演示功能设计 (3)1.3 原理图总图及说明 (4)第二部分：硬件调试总结 (5)2.1 元器件清单及说明 (5)2.2 硬件调试 (9)第三部分：总结 (10)3.1 设计小结 (10)3.2 心得体会 (11)参考文献 (11)附录 (12)引言现在绝大多数的彩灯控制电路都是用数字电路来实现的，例如，用中规模集成电路实现的彩灯控制电路主要用计数器，译码器，分配器和移位寄存器等集成。
本次设计的彩灯控制电路就是用寄存器、计数器和译码器等来实现，其特点是用发光二极管显示，显示循环为：（1）彩灯自上到下渐亮至全亮（2）彩灯自上到下渐灭至全灭（3）彩灯自下到上渐亮至全亮（4）彩灯自下到上渐灭至全灭（5）彩灯全亮。
（6）彩灯全灭。
发光二极管的亮灭由移位寄存器的输出高低电平来控制，不同图案从左到右或从右到左的变化可用移位寄存器的左移、右移功能，全亮或全灭可由移位寄存器的并入功能实现。
8种彩色图案的转换由计数器的8种状态控制。
通过本次课程设计既可以提高我们的动手能力和实际分析问题能力，还有助于我们加深对数字电路的认识和了解，进一步激发学习的兴趣，为后续学习打下坚实基础。
第一部分：设计方案设计1.1方案选择：图1（1）脉冲产生电路：选用NE555定时器组成的多谐振荡器可以产生所需频率的脉冲。
（2）循环控制电路：由两片74LS194实现，每一片芯片能实现4位输出的左移、右移、清零和全亮，两片芯片就能对8组彩灯进行控制，全亮由高电平置数实现。
1.2功能设计及分析1.2.1 时钟信号功能设计图2用NE555构成一个多谐振荡器，让其产生脉冲，工作原理是：接通电源后，若OUT是高电平，则555内部的放电管T截止，电容C充电，充电回路是Vcc——R9——R10——C1——GND，Vc按指数规律上升。
当Vc上升到2/3Vcc时，输出OUT翻转为低电平，T导通，电容C放电，放电回路C1——R10——T——GND，Vc按指数规律下降，降到1/3Vcc时，输出OUT翻转为高电平，放电管T截止，C再次充电，如此循环，产生脉冲。
1.2.2 花型控制功能设计图3控制部分由两个四位二进制计数器74LS161级联起来，作为计数模块，其中一片161作为低位，当其计数满进位时产生脉冲使高位161开始计数，将地位161的进位端在高位的使能端，便能将两片161级联。
1.2.3 花型演示功能设计图4针对本次设计只有8节拍的花型，所以两片194不用级联就可以实现所要求的功能。
1.3 原理图总图及说明图5本次设计是由二片移位寄存器194实现。
其八个输出信号端连接八个发光二极管，用其输出信号控制发光二级管的亮灭实现花型演示。
而花型之间的变化通过花型控制电路的输出即161级联的计数器出控制（它们由同一个彩灯花型1 花型2 花型3 花型4 花型5 花型61 10000000 01111111 00000001 11111110 11111111 000000002 11000000 00111111 00000011 11111100 11111111 000000003 11100000 00011111 00000111 11111000 11111111 000000004 11110000 00001111 00001111 11110000 11111111 000000005 11111000 00000111 00011111 11100000 11111111 000000006 11111100 00000011 00111111 11000000 11111111 000000007 11111110 00000001 01111111 10000000 11111111 000000008 11111111 00000000 11111111 00000000 11111111 00000000由以上元器件的所示的芯片构成原理图，通过NE555振荡器产生的时钟脉冲信号，再通过具有同步加法计数74LS161产生分频，再经过控制电路输入到74LS194组成的移位寄存器中通过控制发光二极管来显示设计所需要的要求。
第二部分：硬件调试总结2.1 元器件清单及说明元器件清单元件名称数量NE555 174LS161 274LS194 274LS04 174LS08 174LS32 110uF电解电容 1104电容 11K电阻810K电阻 1104电位器 1发光二极管8万用板 1导线若干(1)NE555芯片:图6引脚说明:1脚（GND）是地端；2脚(TR)称触发端，是下比较器的输入；3脚(Vo)是输出端，它有O 和1两种状态，由输入端所加的电平决定；4脚(MR)是复位端，加上低电平时可使输出为低电平；5脚(Vc)是控制电压端,可用它改变上下触发电平值；6脚(TH)称阈值端，是上比较器的输入；7脚(DIS)是放电端，它是内部放电管的输出，有悬空和接地两种状态，也是由输入端的状态决定；8脚（Vcc）是电源端，特点：①只需简单的电阻器、电容器，即可完成特定的振荡延时作用。
其延时范围极广，可由几微秒至几小时之久。
②它的操作电源电压范围极大，可与TTL，CMOS等逻辑电路配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。
③其输出端的供给电流大，可直接推动多种自动控制的负载。
④它的计时精确度高、温度稳定度佳，且价格便宜。
(2)74LS161芯片：图7引脚说明：PCO 进位输出端CLOCK 时钟输入端（上升沿有效）CLEAR 异步清除输入端（低电平有效）ENP 计数控制端ENT 计数控制端ABCD 并行数据输入端LOAD 同步并行置入控制端（低电平有效）QA －QD 输出端功能：161的清除端是异步的。
当清除端CLR为低电平时，不管时钟端CLK状态如何，即可完成清除功能。
161的预置是同步的。
当置入控制器LD为低电平时，在CLK上升沿作用下，输出端Q0－Q3与数据输入端P0－P3相一致。
对于54/74LS161，当CLK由低至高跳变或跳变前，如果计数控制端ENP、ENT 为高电平，则LOAD应避免由低至高电平的跳变，而54/74LS161无此种限制。
161的计数是同步的，靠CLK同时加在四个触发器上而实现的。
当ENP、ENT 均为高电平时，在CLK上升沿作用下Q0－Q3同时变化，从而消除了异步计数器中出现的计数尖峰。
对于54/74LS161，只有当CLK为高电平时，ENP、ENT 才允许由高至低电平的跳变，而54/74LS161的ENP、ENT跳变与CLK无关。
161有超前进位功能。
当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为Q0的高电平部分。
在不外加门电路的情况下，可级联成N位同步计数器。
对于54/74LS161，在CLK出现前，即使ENP、ENT、CLR发生变化，电路的功能也不受影响。
（3）74LS194芯片：图8引脚说明：CLK 时钟输入端MR 清除端（低电平有效）A-D 并行数据输入端DSL 左移串行数据输入端DSR 右移串行数据输入端S0、S1 工作方式控制端QA －QD 输出端功能：当清除端（MR）为低电平时，输出端（QA－QD）均为低电平。
当工作方式控制端（S0、S1）均为高电平时，在时钟（CLK）上升沿作用下，并行数据（A－D）被送入相应的输出端QA－QD。
此时串行数据（DSR、DSL）被禁止。
当S0为高电平、S1为低电平时，在CLOCK上升沿作用下进行右移操作，数据由DSR送入。
当S0为低电平、S1为高电平时，在CLOCK上升沿作用下进行操作，数据由DSR入。
当S0和S1均为低电平时，CLOCK被禁止。
对于54/74LS194，只有当CLK为高电平时S0和S1才可改变。
（4）74LS04芯片：图9引脚说明：1A－6A 输入端1Q－6Q 输出端功能：74LS04是内含6组相同的反相器。
即1A输入高电平，1Y输出低电平。
（5）74LS08芯片：图10引脚说明：1A－4Ａ、１Ｂ－４Ｂ输入端１Ｙ－４Ｙ输出端功能:74LS08芯片内有共四路二个输入端的与门，能实现电路的与运算。
（6）74LS32芯片：图11引脚说明：1A－4Ａ、１Ｂ－４Ｂ输入端１Ｙ－４Ｙ输出端功能：74LS32芯片内有共四路二输入端的或门，能实现电路的或运算。
2.2 硬件调试调试步骤：（1）检查电路对照电路图认真检查电路，首先查看电源是否接错或与地短接，然后检查各芯片是否安装牢固，最后对照电路图认真查看各芯片的管脚是否接错、漏接或出现多接线的现象。
（2）接通电源观察在做好第一步的基础上进行下一步。
接通电源，如果出现异常现象立即关闭电源，按第一步重新检查电路对出现事故的电路部分进行着重的检查，直至发现并排除错误。
（3）工作开关断开的情况下的调试当第二步完成后，在断开开关的情况下用一个发光二极管检测脉冲信号的输出，各芯片的初始输出是否正确，如果存在问题，查找出原因并解决。