当前位置:文档之家› 卷积码的设计与实现

卷积码的设计与实现

湖南文理学院课程设计报告课程名称:通信系统课程设计院部:电气与信息工程学院专业班级:学生姓名:指导教师:完成时间: 2011 年 12 月 29日报告成绩:目录目录 (2)摘要 (3)Abstract (4)一、引言 (5)1.1设计任务及基本要求 (5)1.2设计目的 (6)1.3 设计所用仪器设备.................................................................................. 错误!未定义书签。

二、基本概念 (6)2.1 卷积码的编码原理 (6)2.2 卷积码编码描述 (6)2.3 卷积码译码描述 (6)三、卷积码的编译码原理 (6)3.1卷积码的图形描述 (6)3.1.1 树状图 (8)3.1.2 网格图 (8)3.1.3 状态图 (9)3.2 卷积积码的编码算法 (9)3.3卷积码的Viterbi译码 (10)四、卷积码的仿真及性能分析 (12)4.1 SIMULINK仿真模块 (12)4.2 卷积码的参数对误码率的影响 (13)4.2.1 码率对误码性能的影响 (13)4.2.2 约束长度对误码性能的影响 (15)4.2.3 回溯长度对卷积码性能的影响 (16)4.3 仿真分析 (17)总结 (18)参考文献: (19)摘要卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。

在编码过程中,卷积码充分利用了各码字间的相关性。

在与分组码同样的码率和设备复杂性的条件下,无论从理论上还是从实践上都证明,卷积码的性能都比分组码具有优势。

而且卷积码在实现最佳译码方面也较分组码容易。

因此卷积码广泛应用于卫星通信,CDMA数字移动通信等通信系统,是很有前途的一种编码方式。

对其进行研究有很大的现实意义。

为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA 特点,路径存储于译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案。

该设计方案通过在ISE.2i中仿真验证,译码结果正确,得到编码前的原始码元,速度显著提高,译码器复杂程度明显降低。

并在实际的软件无线电通信系统中信道编解码部分得到应用,性能优良。

关键词:卷积码;误码性能;原理AbstractConvolution code is deep space communication system and wireless communication system nowadays.but the error-controlling codes. The coding process, convolution code makes full use of the correlation between each code words. With the same code block code rate and equipment and the complexity of conditions, either in theory or in practice proved that the performance of convolution code than block code has advantage. And convolution code in the realization of the optimal decoding with block code easier. Therefore convolution code is widely applied in satellite communications, such as CDMA digital mobile communication system, is very promising a encoding. Conducts the research has great practical significance. In order to solve the traditional victor than decoder structure is complex, decoding speed is slow, consume resources big problems, and put forward a new kind of applicable to the FPGA characteristics, the path stored in decoding output parallel work, synchronous storage path vector and state vector decoder design scheme. The design through 2i ISE. In simulation test, decoding of results are correct, get before encoding source of yuan, speed increased significantly, decoder complexity significantly reduced. And in the actual software radio communication system channel decoding parts and get application and excellent performance.Keywords: convolution code; The ber performance, principle一、引言1.1设计任务及基本要求信道编码是数字通信系统中的重要组成部分,他是保证信号可靠传输的一种重要方式.卷积码以其优越的性能被广泛使用在数字通信系统中。

本课题要求掌握卷积码的组成、功能以及卷积码的译码及其算法,对卷积编码器进行设计和验证。

整个设计要达到以下要求:(1)画出卷积码的原理框图,说明系统中各主要组成部分的功能。

(2)根据选用的软件编好用于系统仿真的测试文件。

(3)给出仿真结果及进行分析。

(4)独立完成课程设计报告。

(5)电路图中的图形符号必须符合国家或国际标准。

1.2设计目的(1)巩固加深对通信基本知识分析以及卷积码的掌握,提高综合运用通信知识的能力;(2)培养学生查阅参考文献,独立思考、设计、钻研电子技术相关问题的能力;(3)掌握采用仿真软件对系统进行仿真分析。

(4)掌握相关电子线路工程技术规范以及常规电子元器件的性能技术指标;(5)了解电气图国家标准以及电气制图国家标准,并利用电子CAD等正确绘制电路图;(6)培养严肃认真的工作作风与科学态度,建立严谨的工程技术观念;(7)培养工程实践能力、创新能力和综合设计能力。

1.3设计所用仪器设备电脑、MATLAB软件二、基本概念2.1卷积码的编码原理卷积码通常用(n,k,m)表示,它是把k个信息比特编成n个编码比特,通常k和n很小,特别适宜于以串行方式传输信息,延时小。

m为编码约束长度,说明编码过程中互相约束的码段个数。

卷积码编码后的n 个码元不仅与当前组的k 个信息比特有关,而且与前m- 1 个输入的信息比特有关,这样编码过程中相互关联的码元有m*n个。

定义R=k/n 为卷积码的码率,码率和约束长度是衡量卷积码性能的两个重要参数。

卷积码的编码描述方法分为两类:解析表示法与图形表示法。

前者又包括离散卷积法、生成矩阵法和码多项式法等;后者包括状态图法、树图法和格图法等。

通常卷积码通过移位寄存器组成的网络结构来描述。

2.2卷积码编码的描述卷积码的编码描述方法有5 种:冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述法和网格图描述法。

卷积码的纠错能力随着N的增加而增大,而差错率随着N的增加而指数下降。

在编码器复杂性相同的情况下,卷积码的性能优于分组码。

分组码有严格的代数结构,但卷积码至今尚未找到如此严密的数学手段。

分组码的译码算法可以由其代数特性得到。

卷积码虽然可以采用适用于分组码的门限译码(即大数逻辑译码),但性能不如维特比译码和序列译码。

2.3卷积码译码的描述卷积编码的最佳译码准则为:在给定已知编码结构、信道特性和接收序列的情况下,译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。

对于二进制对称信道,最相似传送序列就是在汉明距离上与接收序列最近的序列。

卷积码的译码方法有两大类:一类是大数逻辑译码,又称门限译码(硬判决,编者注);另一种是概率译码(软判决,编者注),概率译码又分为维特比译码和序列译码两种。

门限译码方法是以分组码理论为基础的,其译码设备简单,速度快,但其误码性能要比概率译码法差。

当卷积码的约束长度不太大时,与序列译码相比,维特比译码器比较简单,计算速度快。

维特比译码算法是1967年由Viterbi提出,近年来有大的发展。

它是根据接收序列在码的格图上找出一条与接收序列距离(或其他量度)为最小的一种算法。

目前在数字通信的前向纠错系统中用的较多,而且在卫星深空通信中应用更多,该算法在卫星通信中已被采用作为标准技术。

三、卷积码编译码原理3.1卷积码的图形描述以图3-1的(3,1,3)卷积码编码器为例说明卷积码编码器的工作过程二它由3触点转换开关和一组3位移存器及模2加法器组成每输入一个信息比特,经该编码器后产生3个输出比特。

为方便起见,先假设该移位寄存器的起始状态全为零,当第一个输人比特为”0”时,输出比特为OO0;若第一个输人比特为1时,则输出比特为111;当输人第二比特时,第一比特右移一位。

此时的输出比特显然与“当前输人比特和前一输人比特”有关当输人第成比特时,第一和第二比特皆右移一位,可看到此时的输出比特与“当前输入比特和前二位愉人比特”有关。

当第四比特输人时,原第一输人比特已移出移位寄存器而消失,即第一输人比特已不再影响当前的输人比特,如图3-2所示,以上编码器在移位过程中可能产生的各种序列,可用树状图、网格图或状态图来描述。

图3-2 编码器输入-输出关系3.1.1树状图图3-3给出了(3,1,3)卷积码的树状图。

按照习惯的做法。

码树的起始节点 位于左边;移位寄存器的初始状态取00,取12M M =00,用a 来表示,并把该a 标注于起始节点处。

当输人码元是0时,则由节点出发走上支路;当输人码元是1时.则由节点出发走下支路。

例如,当该编码器第一输入比特为0时,则走上支路,此时移存器的输出码“000”就写在上支杈的上方;当该编码器第一输人比特为1时,则走下支路,此时移存器的输出码“111”就写在图中下支杈的上方。

相关主题