用VHDL实现数字电路设计的过程
编辑源程序 时序仿真
编译设计文件
编程下载
功能仿真
目标芯片
逻辑综合
调试
2017/3/13
12
传统方法与DEA方法的比较
传统基于电路板的“积木” 式自下 而上（bottom-up）设计方法
系统测试与性能分析 完整系统构成
基于芯片的自上而下（top-down ） EDA设计方法
2017/3/13
6
2. 逻辑优化和综合
逻辑优化是化简所有的逻辑方程或用户自建的宏，包括面 积优化和速度优化，使设计所占用的资源最少或传输延迟时间 最短。 综合就是将电路的高级语言转换成低级的可与CPLD/ FPGA器件基本结构相对应的网表文件或程序。综合的目的是 将多个模块化设计文件合并为一个网表文件，并使层次设计平 面化（即展平）。是否能综合也就是说你的程序是否能在硬件 上实现。
EDA课程设计
——4位加法器的设计
一、EDA的含义
EDA—Electronic Design Automation电子设计自动化
以计算机为工作平台， 以EDA软件工具为开发环境， （MAX+PLUSⅡ&QuartusⅡ） 以硬件描述语言为设计语言， （VHDL、Verilog HDL） 以可编程器件为实验载体， （CPLD、FPGA） 以ASIC、SOC芯片为目标器件， 以电子系统设计为应用方向的电子产品自动化的设计工程。 ASIC——Application Specific Integrated Circuit
利用EDA技术(特指IES/ASIC自动设计技术)进行电子系
统的设计，具有以下几个特点：
① 用软件的方式设计硬件； ② 用软件方式设计的系统到硬件系统的转换是由有关 的开发软件自动完成的； ③ 设计过程中可用有关软件进行各种仿真；
④ 系统可现场编程，在线升级；
⑤ 整个系统可集成在一个芯片上，体积小、功耗低、 可靠性高。 因此，EDA技术是现代电子设计的发展趋势。
EDA技术的狭义定义
依靠功能强大的电子计算机，在EDA工具软件平台上，对 以硬件描述语言HDL（Hardware Description Language）为系 统逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、 分割、综合、优化、仿真，直至下载到可编程逻辑器件 CPLD/FPGA或专用集成电路ASIC（Application Specific Integrated Circuit）芯片中，实现既定的电子电路设计功能。 EDA技术使得电子电路设计者的工作仅限于利用硬件描述 语言和EDA软件平台来完成对系统硬件功能的实现，极大地提 高了设计效率，减少设计周期，节省设计成本。
可编程逻辑器件
芯片设计
电电子系统
1.自下而上 2.通用的元、器件 3.系统硬件设计的后期进行 仿真和调试 4.主要设计文件是电路原理图 5.手工实现 1.自上而下 2.可编程逻辑器件PLD 3.系统设计的早期进行仿真和修改
4.多种设计文件，以HDL描述文件为主
5.自动实现
布局和布线工作是在设计检验通过以后由软件自动完成的， 它能以最优的方式对逻辑元件布局，并准确地实现元件间的布 线互连。布局和布线以后,软件会自动生成布线报告，提供有关 设计中各部分资源的使用情况等信息。
2017/3/13 8
5.
生成编程数据文件（JED文件）
设计处理的最后一步是产生可供器件编程使用的数据文 件。对CPLD来说，是产生熔丝图文件，即JEDEC文件（电子 器件工程联合会制定的标准格式，简称JED文件）；对于 FPGA来说，是生成位流数据文件(Bit-stream Generation)。
2017/3/13
9
设计校验
设计校验过程包括功能仿真和时序仿真，这两项工作是在 设计处理过程中同时进行的。功能仿真是在设计输入完成之后， 选择具体器件进行编译之前进行的逻辑功能验证，因此又称为 前仿真；时序仿真是在选择了具体器件并完成布局、布线之后 进行的时序关系仿真，因此又称为后仿真或延时仿真。
时序仿真
就是接近真实器件运行特性的仿真， 仿真文件中己包含了器件硬件特性参数， 因而，仿真精度高。 是直接对VHDL、原理图描述或其他 描述形式的逻辑功能进行测试模拟，以了解 其实现的功能是否满足原设计的要求的过程， 仿真过程不涉及任何具体器件的硬件特性。
功能仿真
器件编程
编程是指将设计处理中产生的编程数据文件通过软件放到 具体的可编程逻辑器件中去。对CPLD器件来说是将JED文件 下载（Down Load）到CPLD器件中去，对FPGA来说是将位 流数据BG文件配置到FPGA中去。 器件编程需要满足一定的条件，如编程电压、编程时序和 编程算法等。普通的CPLD器件和一次性编程的FPGA需要专 用的编程器完成器件的编程工作。基于SRAM的FPGA可以由 EPROM或其他存储体进行配置。在系统的可编程器件（ISPPLD）则不需要专门的编程器，只要一根与计算机互连的下载 编程电缆就可以了。
二、 EDA设计流程
设计准备 设计输入
原理图 硬件描述语言 波形图
功能仿真
设计处理
编译和检查、优化和 综合、适配和分割、 布局和布线
时序仿真
器件编程 设计完成
2017/3/13
器件测试
5
1.设计编译和检查
设计输入完成之后，立即进行编译。在编译过程中首先 进行语法检验，如检查原理图的信号线有无漏接，信号有无 双重来源，文本输入文件中关键字有无错误等各种语法错误， 并及时标出错误的位置信息报告，供设计者修改。然后进行 设计规则检验，检查总的设计有无超出器件资源或规定的限 制并将编译报告列出，指明违反规则和潜在不可靠电路的情 况以供设计者纠正 。
3. 适配和分割
在适配和分割过程，确定优化以后的逻辑能否与下载目标 器件CPLD或FPGA中的宏单元和I/O单元适配，然后将设计分 割为多个便于适配的逻辑小块形式映射到器件相应的宏单元中。 如果整个设计不能装入一片器件时，可以将整个设计自动分割 成多块并装入同一系列的多片器件中去。
4. 布局和布线