一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。

A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C BC A AB F ++=，与它功能相等的函数表达式_____B____。

A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。

A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。

A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。

A ． D CB A F +++=B ． DC B A F +++= C ．D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。

CB A F& ?EN FCB A &?EN8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。

A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。

A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。

A ． 0100100B ．1100011C ． 1011011D ．0011011二、填空题（每小题2分，共20分）电路的电源是__5__V ，高电平1对应的电压范围是。

个输入端的二进制译码器，共有___N 2____个输出端。

对于每一组输入代码，有____1____个输出端是有效电平。

13.给36个字符编码，至少需要____6______位二进制数。

14.存储12位二进制信息需要___12____个触发器。

15.按逻辑功能分类，触发器可分为__RS___、__D__、__JK__、_T_等四种类型。

16.对于D 触发器，若现态Q n = 0，要使次态Q n+1=0,则输入D=__0_____。

17.请写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态图、波形图_________。

18.多个集电极开路门（OC 门）的输出端可以 _____线与_______。

触发器的特性方程是___n n Q T Q ⊕=+1_____,当T=1时,特性方程为___n n Q Q =+1_____,这时触发器可以用来作___2分频器_____。

20．构造一个十进制的异步加法计数器，需要多少个 __4____触发器。

计数器的进位Cy 的频率与计数器时钟脉冲CP 的频率之间的关系是____1﹕10_________。

三、分析题（共40分）21．（本题满分6分）用卡诺图化简下列逻辑函数 ∑=)15,14,13,12,10,9,8,2,1,0(),,,(m D C B A F解：画出逻辑函数F 的卡诺图。

得到D B D A C B C A AB F ++++= 22． （本题满分8分）电路如图所示，D 触发器是正边沿触发器，图中给出了时钟CP 及输入K 的波形。

（1）试写出电路次态输出1+n Q 逻辑表达式。

（2）画出Q Q ,的波形。

解:CBACBAABC CBACBAABCCB CBCACBBCACBCBCACBCBACBCBCACBCBAF⋅⋅=++ =+ ++ =+++++ =++++++ =)()())(())(()] )((][))(([24．（本题满分16分）今有A、B、C三人可以进入某秘密档案室，但条件是A、B、C三人在场或有两人在场，但其中一人必须是A，否则报警系统就发出警报信号。

试：（1）列出真值表；（2）写出逻辑表达式并化简；（3）画出逻辑图。

解：设变量A、B、C表示三个人，逻辑1表示某人在场，0表示不在场。

F表示警报信号，F=1表示报警，F=0表示不报警。

根据题意义，列出真值表由出真值表写出逻辑函数表达式，并化简)(B A C C A C B A BC A C B A C B A F ⊕+=+++= 画出逻辑电路图四、综合应用题（每小题10分，共20分）25．3-8译码器74LS138逻辑符号如图所示，S1、2S 、3S 为使能控制端。

试用两片74LS138构成一个4-16译码器。

要求画出连接图说明设计方案。

解:26．下图是由三个D触发器构成的寄存器，试问它是完成什么功能的寄存器设它初始状态Q2 Q1Q=110，在加入1个CP脉冲后，Q2Q1Q等于多少此后再加入一个CP脉冲后，Q2 Q1Q等于多少解: 时钟方程 CP CP CP CP ===210 激励方程n Q D 20= ，nQ D 01=，n Q D 12= 状态方程n n Q D Q 2010==+，n n Q D Q 0111==+，n n Q D Q 1212==+ 状态表画出状态图一、选择题1．一位十六进制数可以用 C 位二进制数来表示。

A.１B.２C.４D. 162．十进制数25用8421BCD码表示为 B 。

101 0101 C.1001013. 以下表达式中符合逻辑运算法则的是 D 。

·C=C2+1=10 C.0<1 +1=14. 当逻辑函数有n个变量时，共有 D 个变量取值组合A. nB. 2nC. n2D. 2n5．A+BC= C 。

A .A+B +C C.（A+B）（A+C） +C6．在何种输入情况下，“与非”运算的结果是逻辑0。

D A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是17. 以下电路中可以实现“线与”功能的有 C 。

A.与非门B.三态输出门C.集电极开路门D.C M OS与非门8．以下电路中常用于总线应用的有 A 。

门门 C.漏极开路门与非门9．若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。

.6 C10.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。

.2 C11．四选一数据选择器的数据输出Y与数据输入X i和地址码A i之间的逻辑表达式为Y=A。

A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 0112.一个8选一数据选择器的数据输入端有 E 个。

.2 C13．在下列逻辑电路中，不是组合逻辑电路的有 D 。

A.译码器 B.编码器 C.全加器 D.寄存器14．八路数据分配器，其地址输入端有 C 个。

.2 C个触发器可以构成能寄存 B 位二进制数码的寄存器。

+117．在下列触发器中，有约束条件的是 C 。

A.主从JK F /F B.主从 D F/F C.同步RS F /F （时钟脉冲）D.边沿 D F/F18．一个触发器可记录一位二进制代码，它有 C 个稳态。

.1 C 19．存储8位二进制信息要 D 个触发器。

.3 C20．对于D 触发器，欲使Q n +1=Q n ，应使输入D= C 。

.1 C D.Q21．对于J K 触发器，若J=K ，则可完成 C 触发器的逻辑功能。

ˊ22．欲使D触发器按Q n+1=Q n工作，应使输入D= D 。

.1 C D.Q23．下列触发器中，没有约束条件的是BD 。

A.基本RS触发器B.主从RS触发器C.同步R S触发器 D.边沿D触发器24．为实现将J K触发器转换为D触发器，应使 A 。

=D,K=D B. K=D,J=D=K=D =K=D25.边沿式D触发器是一种 C 稳态电路。

A.无B.单C.双D.多26．把一个五进制计数器与一个四进制计数器串联可得到D进制计数器。

.5 C27．下列逻辑电路中为时序逻辑A.变量译码器B.加法器据选择器28.N个触发器可以构成计数器最大计数长度（进制数）为 D29.N个触发器可以构成能寄存 B 位二进制数码的寄存器。

+130．同步时序电路和异步时序电路比较，其差异在于后者B。

A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关31．一位8421BC D码计数器至少需要 B 个触发器。

.4 C32.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用B级触发器。

.3 C33．8位移位寄存器，串行输入时经 D 个脉冲后，8位数码全部移入寄存器中。

.2 C34．用二进制异步计数器从0做加法，计到十进制数178，则最少需要 D 个触发器。

.6 C二、判断题（正确打√，错误的打×）1. 方波的占空比为。

（√）2. 8421码1001比0001大。

（×）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。

（√）4．八进制数（18）8比十进制数（18）10小。

（×）5．当传送十进制数5时，在8421奇校验码的校验位上值应为1。

（√）6．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。

（√）7．占空比的公式为：q = tw/ T，则周期T越大占空比q越小。

（√）8．十进制数（9）10比十六进制数（9）16小。

（×）9．逻辑变量的取值，１比０大。

（×）。

10．异或函数与同或函数在逻辑上互为反函数。

（√）。

11．若两个函数具有相同的真值表，则两个逻辑函数必然相等。

（√）。

12．若两个函数具有不同的真值表，则两个逻辑函数必然不相等。

（√）13．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。

（×）14．逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。

（√）15．逻辑函数Y=A B+A B+B C+B C已是最简与或表达式。

（×）10．对逻辑函数Y=A B+A B+B C+B C利用代入规则，令A=BC代入，得Y= BC B+BC B+B C+B C=B C+B C成立。

（×）16．当TTL与非门的输入端悬空时相当于输入为逻辑1。

（√）17．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。

（V）18．三态门的三种状态分别为：高电平、低电平、不高不低的电压。

（×）19．一般TTL门电路的输出端可以直接相连，实现线与。