存档资料成绩：华东交通大学理工学院课程设计报告书所属课程名称计算机组成原理题目一位全加器的设计分院电信分院专业班级 15计算机科学与技术3班学号20150210440313学生姓名张子辰指导教师王莉2016 年 12 月 19 日课程设计（论文）评阅意见评阅人 王莉 职称 讲师2016年12月19日序号 项 目 等 级优秀 良好 中等 及格 不及格 1 课程设计态度评价 2 出勤情况评价 3 任务难度评价 4 工作量饱满评价 5 任务难度评价 6 设计中创新性评价 7 论文书写规范化评价 8综合应用能力评价综合评定等级目录引言 (2)一.全加器的介绍 (2)1.1 全加器的基本概念 (2)1.2全加器仿真设计分析 (3)1.3 全加器的原理 (3)二.课程设计目的 (3)三.不同方法的一位全加器设计 (4)3.1用逻辑门设计全加器 (4)3.2 用74LS38译码器设计全加器 (6)3.3用74LS153D数据选择器设计全加器 (8)四.观测仿真电路 (10)4.1逻辑门仿真电路的分析 (10)4.2 74LS138译码器仿真电路的分析 (12)4.3 74LS153D数据选择器仿真电路的分析 (13)五.两位全加器的实现 (15)5.1.原理 (15)5.2创建电路 (18)5.3 仿真电路的输出信号分析 (19)六.收获与心得 (19)参考文献 (20)一位全加器的设计引言MAX+PLUS II是一个专门用于电路设计与仿真的工具软件。

它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。

MAX+PLUS II仿真软件能将电路原理图的创建、电路的仿真分析及结果输出都集成在一起，并具有绘制电路图所需的元器件及其仿真测试的仪器，可以完成从电路的仿真设计到电路版图生成的全过程，从而为电子系统的设计、电子产品的开发和电子系统工程提供一种全新的手段和便捷的方法。

数字系统的基本任务之一就是进行算术运算。

而常见的加、减、乘、除等运算均可以利用加法运算来实现。

所以，加法器就成为数字系统中最基本的运算单元，可广泛用于构成其它逻辑电路。

一.全加器的介绍1.1 全加器的基本概念加法器是一种常见的组合逻辑部件，有半加器和全加器之分。

半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路，就是两个相加数最低位的加法运算。

全加器不仅考虑两个一位二进制数相加，还要考虑与低位进位数相加的运算电路。

两个数相加时，除最低位之外的其余各位均是全加运算电路。

1.2全加器仿真设计分析全加器是属于数字电子技术中的组合逻辑电路，其功能设计可以根据组合逻辑电路的设计方法来完成。

通常有确定输入输出变量的个数和状态、列真值表、卡诺图化简出逻辑表达式、选择器件画出逻辑图。

现在使用MAX+PLUS II仿真软件，在组合电路分析设计时，将逻辑关系5种表达方式中的真值表、逻辑表达式、逻辑图任意一种写入软件内，就可以很方便地完成功能分析和设计。

1.3 全加器的原理用门电路实现两个二进制数相加并求出和的组合线路，称为一个全加器。

全加器可以处理低位进位，并输出本位加法进位。

二.课程设计目的巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。

通过课程设计更清楚地理解下列基本概念：1.计算机中全加器的设计；2.全加器的工作原理；3.基本与非门的工作原理；4.74系列芯片的组成和工作过程；5. MAX+PLUS II软件的工作原理。

在此基础上学会和锻炼以下能力：1.掌握全加器的组成、工作原理、时序图。

2.掌握产生求和结果的逻辑表达式。

3.掌握逻辑电路图的设计思路。

4.熟练运用MAX+PLUS II软件进行电路的仿真。

三.不同方法的一位全加器设计3.1用逻辑门设计全加器1)原理当两个多位二进制数相加时，半加器只能用于最低有效位的加法。

对于其他高位有效位，相加的数字是三个而不是两个，这是因为要考虑来自低位的进位位。

这种运算称为全加，能实现全加运算的电路为全加器。

两个一位二进制的加法运算的真值表如表所示。

输入输出A iB i C1 iC i Si0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 0 11111表（1）全加器的真值表由真值表得卡若图：本位向高位产生的进位（1+i C ）的卡若图：i A i B i C表（2） 相加的和（i S ）的卡若图：i A i B i C表（3）有卡若图得输出函数表达式：1+i C =（iA ⊕iB ）iC +iA iBiS =iA ⊕iB ⊕iC其中，i A 、i B 分别为加数和被加数；i C 为低位向本位产生的进位；i S 为相加的和；1+i C 为本位向高位产生的进位。

2）创建电路0 01 0 01110 10 1 110001 111010001 11101(1)在元器件库中单击TTL，再单击74LS系列，选中74LS86D、74LS08D和4071BD_5V，单击OK确认。

(2)在元器件库中单击BASIC，再单击switch，选中Key=Space,单击OK确认。

(3)在元器件库中单击显示器件，选探灯来显示显示数据。

为了便于观察，可将输入、输出信号均接入探灯。

(4)在元器件库中单击Word Genvertor(字信号发生器)，拖到指定位置，用它产生数码。

(5) 在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。

接电路如（图一）图（1）逻辑门构成一位全加器3.2 用74LS38译码器设计全加器1）74LS138译码器的介绍MSI 译码器74LS138D是3-8译码器，其逻辑符号如（图一的U1）所示。

U1中A、B、C是地址输入端，G1、G2A、G2B是使能端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7是输出端，且输去低电平有效。

输入变量的每一种取值组合只能使某一个输去有效。

2）原理两个一位二进制的加法运算的真值表如表所示。

输入输出A iB i C1 iC i Si0 0 0 0 00 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 11111表（4） 全加器的真值表由全加器的真值表显然有： i S （i A ,i B ,i C ）=∑)7,4,2,1(m =7*4*2*1m m m m =7*4*2*1Y Y Y Y1+i C （i A ,i B ,i C ）=∑)7,6,5,3(m =7*6*5*3m m m m =7*6*5*3Y Y Y Y其中，i A 、i B 分别为加数和被加数；i C 为低位向本位产生的进位；i S 为相加的和；1+i C 为本位向高位产生的进位。

3）创建电路(5) 在元器件库中单击TTL ，再单击74LS 系列，选中74LS138D ，单击OK 确认。

这是会出现一个器件，拖到指定位置点击即可。

(6) 在元器件库中单击MISC ，再单击门电路，选中四输入与非门NAND4,单击OK 确认，用两个与非门实现逻辑函数。

(7) 在元器件库中单击显示器件，选探灯来显示显示数据。

为了便于观察，可将输入、输出信号均接入探灯。

(8)在元器件库中单击Word Genvertor(字信号发生器)，拖到指定位置，用它产生数码。

(9)在元器件库中单击Sources（信号源），选中电源VCC和地，双击电源VCC图标，设置电压为5V。

使能端G1接电源VCC，G2A、G2B接地。

(10)在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。

连接电路如（图二）（图二）74LS138D译码器构成一位全加器3.3用74LS153D数据选择器设计全加器1）原理由于一位全加器有三个输入信号A、B、C,而74LS153D仅有1端、0端（分别对应芯片管脚2、14）两个地址输入端，选A（图二中X5）、B（图二中X2）作为地址输入A1和A0（分别对应芯片管脚2、14）。

已知全加器输出函数如下：本位相加和S=A*B*C+A*B*C+A*B*C+A*B*Ci本位向高位产生的进位C=A*B*C+ A*B*C+A*B*C +A*B*Ci+1考虑到四选一MUX的输出Y=1A*0A*0D+1A*0A*1D+1A*0A*2D+1A*0A*3D则i S相应的余函数为C、C、C、C。

即现在1A(2脚)=A，0A(14脚)=B,若10D （6脚)=13D（3脚）=C，11D（4脚）=C，则1Y（7脚）=i S。

D（5脚）=12同样，将1+i C表示为A*B*0+A*B*C+A*B*C+A*B*1，若四选一MUX的输入20D（10脚）=0，21D（12脚）=C，23D（13脚）=1，则2Y(9D（11脚）=22脚)=1+i C。

因此用一片四选一MUX74LS153D即可实现函数i S和1+i C。

2）创建电路（1）在元器件库中单击TTL，再单击74LS系列，选中74LS153D，点击OK确认。

（2）将74LS153D的使能端EN（1、15脚）接地，地址1（2脚）、地址0（14脚）接字信号发生器的2端、1端。

变量C（图二中X1）接字信号发生器的0端，2D3（13脚）=1 接VCC，2D0（10脚）=0 接地。

（3）用字信号发生器管脚2端、1端、0端做一个全加器三个输入信号A（图二中X5）、B（图二中X2）、C（图二中X1）。

（4）在元器件库中单击显示器件，选探灯来显示显示数据。

为了便于观察，可将输入、输出信号均接入探灯。

（5）在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。

连接电路如（图3）。

图（3）74LS153D数据选择器构成一位全加器四.观测仿真电路4.1逻辑门仿真电路的分析（1）双击Word Genvertor(字信号发生器)图标，在Address（地址）区，起始地址（Initial 栏）设为0000，终止地址（Final 栏）设为0007。

（2）在Controls（控制）区，点击Cycle按钮，选择循环输去方式。

点击Pattern按钮，在弹出的对话框中选择Up Counter选项，按加计数方式进行编码。

（3）在Trigger区，点击按钮Internal，选择内部触发方式。

（4）在Frequency区，设置输出的频率为100HZ。

（5）进行仿真开关，可以观察运算结果。

探测器发光表示数据为“1”，不发光表示数据为“0”。

图（4）逻辑门实现全加器图（5）字发生器的设置分析结果：图（6）逻辑门实现全加器的逻辑分析仪的结果4.2 74LS138译码器仿真电路的分析（1）双击Word Genvertor(字信号发生器)图标，在Address（地址）区，起始地址（Initial 栏）设为0000，终止地址（Final 栏）设为0007.（2）在Controls（控制）区，点击Cycle按钮，选择循环输去方式。