锁相频率合成接收机
晶 振 参考分频 鉴相器 低 通去变容管 滤 波 器 移位寄存器/锁存器
DI 来自一本振
吞脉冲计数器
可编程 分频器 键盘
CPU
显示电路
PLL可以通过DI输入预置分频值改变预置频率， 当预置频率改变时，鉴相器通过低通滤波器输出直 流电压改变本振频率，最终使预置频率与本振频率 相等，从而实现自动电调谐。如果通过单片机控制， 用键盘输入预置频率，还可以增加频率显示电路。

间歇振荡
稳幅电路不能即时跟上信号幅度的变化速率，导致振荡幅 度调节过度。 环路增益太高使起振过程中振幅迅速升高，稳幅电路时间 常数较大使幅度调节功能滞后，导致间歇性工作。 减小环路增益、减小耦合电容和旁路电容容量可抑制间 歇振荡。
四、锁相频率合成及集成电路
原理框图
晶振 10.240 MHz ÷R参考分频 2048 鉴相器PD 5kHz 环路滤波LF VCO
一个分频周期，fin信号同时送6为÷A吞除计数器和10位÷N程序计数器，两计 数器同时从A和N减1计数。A个脉冲后，A减到0，N减到N-A，MC置高。再来N-A 个脉冲，N减到0，MC置低。 双模预置分频器MC12017分频比为64/65，受MC控制，MC为高，64分频，MC 为低，65分频。一个计数周期中，双模输入与吞脉冲输出分频比 M=A(64+1)+(N-A)64=64N+A
2.分类


3.电路形式


晶体振荡器

特点
晶体压电效应 频稳度极高：物理性质稳定、接入系数小、Q值高

等效电路
晶体只能等效为电感
X Lq Co Cq rq O fs fp f
（并联型振荡）或短路线 （串联型振荡）
(a)
(b)
(c)
Siler振荡电路
电路分析

CS<<C1<C2 Cs 12p C1 120p CV +VCC 510Ω Rb 15KΩ 0.01u RC 0.01u
74HC4046为PLL 内部集成有VCO
C1 10pF
RW3 10kΩ
MC145151
8 9
3 14
SW0
DIP-8
产生10MHz振荡频率。拨动拨码开关 S1、S0，将可编程分频比N设置为2000， 二进制表示为00111111010000。
74HC4046内部结构
MC145152内部结构
吞脉冲计数原理
控制特性曲线
L4
C16 C17 103 103 R13 51k BG4 9014 BG5
K2
+12V
R2 65k
C13 47uF
L2
C3 101 C1 103 L1 C2 81
9014 R11 51 R8 6.2k R12 1k
R16 2k R15 2k
K1
BG1
C
C4 75 R4 100k
C5
56
高频振荡器及设计
一、高频振荡器原理 二、LC和晶体振荡器 三、压控振荡器（VCO） 四、锁相频率合成及集成电路 五、DDS频率合成及集成电路 六、设计举例
概述

应用领域
通信系统：发射机中载波源、变频本振，接收机混频本振 测量仪器、自动控制、医疗仪器

技术指标
频率稳定度 输出电平稳定度 波形失真 输出阻抗和最大输出功率
3 输出电压控制电路(AGC)



可控增益放大器 AD603/AD605 峰值检测电路 二极管(肖特基)峰值检波 ADC电路 DAC电路
六、设计举例
电压控制LC振荡器设计


指标要求 输出频率15MHz～35MHz 可实现输出频率步进，步进间隔2kHz， 频稳度优于5×10-4/h 输出电压Vp-p=500mV±50mV 设计要点 频率覆盖系数大：Siler振荡器(VCO)和变容管 采用锁相频率合成MC145151-2 高输出电压：用宽带程控放大器AD603
共集电路，AV<1，F>1，能够起振。 fO由射极输出，输出阻抗很小， 可以提高带负载能力。 如果振荡信号幅度不够大，后面 需要增加缓冲放大电路。 1 f0 C C1 C 2 如果考虑三极管的结电容 2 LC s 1 Cbe、Cce和Coe，则Cbe与C1 CC C C 1 1 1 并联，Cce与C2并联，实际 C C C 振荡频率会降低。 f0 4 8 M H z
C1 T
MMBV109× 4 L1 L2 VC
CB
Rb2 R4 C2
D1
D
第一频段：13.98MHz～22.83MHz 第二频段：22.1MHz～36.1MHz
常用变容二极管主要参数
2 频率控制电路设计
参见MC145152的典型应用电路，VCO即为前面的Siler振荡器
用MC145152和Op07组成的环路低通滤波器输出控制电压VC
2SC9014 10p L 0.5uH C2 120p 510Ω Re
V
V
s
1
2
s
晶体振荡器
VCC R3 R1 C1 T JT CB L R2 R4 C2 C3
R1 VCC R3
Cc
T
C1
Cc R5
R5
CB
JT R2 R4 C2
+12V T C3 0.01u
串联
RB1 22K
27p
并联
C1 RB2 10K 10MHz Ct 20p C2 220p
PD A
PDout
fin VDD
14位÷N计数器 14 PD B φV φR
T/R
发射偏置加法器 fV
N13
N11
N9
N7 N6
N4
N2
N0
参考地址码与分频比对照表
本振频率合成器
SW1 DIP-8
8 CT 10.24MHz JT 5/20pF 7 21 6 23 5 22 4 25 3 24 2 20 1 19 18 8 17 7 16 6 15 5 14 4 13 3 12 2 11 1 1 C3 104 2 3 RW2 20kΩ C2 102 RW1 20kΩ 4 C4 5pF 28 6 7 5 4 9 13 74HC4046A 15 10 10 12 2 5 11 1 6 7 C5 101 26 27 OUT
2.技术指标


变容二极管电路
Cj
CS L CP
R
Cj2 L
VC
单个变容管
CP
R
VC
两个变容管
Cj
Cj1
VC
单变容管电路
R3 2k Rw1 10K
双变容管电路
L3
W2 4.7k R5 4.7k BG2 C6 C15 R9 103 24k R10 2k BG3 C7 36pF C8 15k 20 R17 C10 221 RW3 C11 221 10k C9 103
环形振荡器构成VCO
反相器中，时间延迟τd是对输出的等效电容充电造成。因 此，减小电路的寄生参数可减小充电时间，提高振荡频率。 充电中电压变化过程除与寄生电容有关，与充电电流也 有关系。提高充电电流，可在更短的时间内达到预定电压， V 提高振荡频率。 因此，改变充电电流（Q点） T 可改变振荡频率。
CC 1
1
T1、T2构成第三个反相器，控制 电压VC可改变T3的静态工作点，改 变流过T1、T2的电流，调节输出频率。
T2
2
RFout 缓冲器
T3 VC
寄生振荡和间歇振荡

寄生振荡
振荡电路中出现了振荡频率以外的其它振荡频率。应尽量 抑制或消除寄生振荡。一般采用破坏振荡条件法。 低频寄生振荡：射频线圈、隔直电容、耦合电容 高频寄生振荡：元器件寄生参数引起，缩短器件引线长度

分类
反馈振荡器和负阻振荡器
一、高频振荡器原理
1.电路组成
基本放大器、反馈网络、选频网络
vi
+
vi+vf vf
基本放大电路 A(jω)
vO
反馈网络 F(jω)
2.特点
起振条件：环路增益大于1 反馈类型：正反馈 本质：能量转换电路。直流电源能量转换为特定频率能量
二、LC和晶体振荡器
1.特点

电感L和电容C组成反馈网络和选频网络，选频网络Q值高 振荡频率小于几百MHz 互感LC振荡:变压器、频率不高、使用空心线圈可提高频率 电容三点式（Colpitts）振荡：电容反馈、波形好 电感三点式（Hartley）振荡：电感反馈、高频波形差 改进型电容三点式（Clapp和Siler）振荡：稳定性高 共基：高频特性好，用的最多。共射：电压电流放大 共集：阻抗变换和隔离
821
C12 R14 510 222
R6 4.3k
R7 1k
变容二极管振荡电路
CMOS环形振荡电路
1.特点

n个CMOS反相器，n为奇数 无选频回路 利用反相器输出输入时延实现振荡 是一种常用的VCO电路类型
2.电路与波形
V1 V2
1
2
3
V3
0 τd 2τd
1 f0 2 n d
级数n越少，延迟越小，振荡频率越高，噪声越小
220p
2SC9018
1K
Re
实际电路（泛音） 晶体振荡器和倍频器，LC输出谐振在3倍频上（30MHz）
CMOS反相器构成的晶体振荡器
电路
2MΩ JT
Vout
10~60p
38p

电容三点式 反向器：一个作振荡电路放大器，一个作输出缓冲放大 电阻限制晶体电流，保护晶体 计算机主板上时钟信号，经倍频或分频可用于CPU、内存 等设备