2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。 a、b两图常用于扩展输入 端。 能否用于扩展TTL电路？ 为什么？
F2 A B C D E
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
不能用于扩展TTL电路。 在a图中，当C、D、E中 有低电平输入时，分立元 件与门输入到TTL电路的 电平已大于其VILmax，在逻 辑上可能相当于1，这样 分立元件与门已实现不了 “与”功能了。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
不能用于扩展TTL电路。 在b图中，当C、D、E均 为低电平时，三个二极管 均截止，100kΩ电阻会使 TTL或非门输入相当于逻 辑1，因而，分立元件或 非门实现不了“或”运算 。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
错误。 ⒉A=0，无论B、C取何值，AB=AC=0 ，故运算
错误。 ⒊1+B=1，A=B=1时，AB=1，故运算正确。
填空
采用5V电压供电的 CMOS门的抗干扰噪 声容限比5V电压供电的TTL门的抗干扰 噪声容限要（ 宽 ）。
TTL门带同类门的负载能力比CMOS门带 同类门的负载能力要（ 弱 ）。
F(A,B,C,D) =∑m（3，5，6，7，10） 约束条件：∑d（0，1，2，4，8）= 0。
用公式法化简函数 F ABCD ABD ACD
回答下列各题
•门电路组成的电路如图所示，请写出F1、 F2的逻辑表达式，当输入如图所示信号波 形时，画出F1、F2端的波形。
A
&
1
C
EN
TTL
&
A
F1
Tβ=20 R2
I BS
10 0.7 2010
0.0465mA
vI=4.2V
10kΩ -10V
-VBB
IB
I BS
vI
0.7 2
0.7 (10) 10
0.0465mA
上述计图算2-43说三明极管vI电<路2V时，T截止；vI>4.2V时，T饱和。
2-2 一个电路如图2-44所示。⒈ 已知VCC=6V，VCES=0.2V， ICS=10mA，求集电极电阻RC的值。⒉ 已知三极管的β=50、 VBE =0.7V、输入高电平VIH=2V，当电路处于临界饱和时， Rb值应是多少？
解：Rb减少时，IB增加，在IC不变的前提 下，三极管的饱和程度加深了。
RC减小时，ICS增加，在IB不变的前提下， 三极管随着IC增加，饱和程度将减轻。
2-4 为什么说TTL与非门输入端在以下三种 接法时,在逻辑上都属于输入为0?
⒈输入端接地; ⒉输入端接低于0.8V的电源; ⒊输入端接同类与非门的输出低电平0.4V。 解：因为TTL与非门的VILmax=0.8V，所以
异或门的输入 端一为高电平， 一为低电平， 输出Y7=1。
与或非门的三个 输入端接高电平， 一个输入为低电 平，输出为Y8=0
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
F1 A B C D E
2-17已知几种门电路及其输入A、B的波形 如图2-51(a)、(b)所示,试分别写出F1~ F5的 逻辑函数表达式，并画出它们的波形图。
A
F1 AB
B
F2 A B
F1
F3 AB A B F2
F3
F4 A B AB F4
F5 AB AB F5
题 2-17 波形图
2-20 指出图2-52中个门电路的输出是什么 状态? 已知门电路是74系列TTL电路。
解：⒈
RC
VCC VCES I CS
6 0.2 10
0.58k
VCC ⒉ 临界饱和时，IB=IBS。
vI
Rb
RC vO
T
图2-44 三极管电路
I BS
I CS
10 50
0.2mA
Rb
VI VBE I BS
2 0.7 0.2
6.5k
2-3 在图2-6所示电路中，当电路其他参数 不变，仅Rb减小时，三极管的饱和程度是 减轻还是加深？仅RC减小时，三极管的饱 和程度是减轻还是加深？
F AB AC
AB AC
AB AC
2-14写出图2-44中的各逻辑电路的输出F1、 F2的逻辑表达式。
G1
G2
E 0，G2高阻，F1 AB E 1，G1高阻，F1 CD F1 E AB E CD
2-14写出图2-44中的各逻辑电路的输出F1、 F2的逻辑表达式。
F2 BC
F4=A
⑷（× ）
A F6=A
B
⑸ （√ ）
⑹（√ ）
判断
VCC
A
B
& ≥1
C
A& B&
& F7 =A+B
⑺（√ ）
10Ω
⑻（× ）
F1=AB+C
判断
vI D
TG
1
TG
vo1 CMOS
vo2
⑼vo1=D vo2=D
vvII（（√√
） ）
要实现下面逻辑电路输出端的逻辑关系， 请正确选择悬空端的输入。
练习题2
TTL门
A&
B
F1
RL 15kΩ
VDD
CMOS门 RL 5kΩ
A ≥1
B
F2
TTL或CMOS门
A&
B
F3
C& D
F1 AB ( √ )
TTL或CMOS门
A ≥1
B
F4
≥1
F2 A B ( × ) F3 AB CD ( × )
TTL OC门 A& B
TTL TS门
A&
F5 B EN
F1
B
A
1
C
EN
B
TTL
=1
C
F2
B
练习题1
•对于图示 电路分别 写出门 电路为 TTL 和 CMOS时的输出F的表达式。
A
B
&
C
TTL
&
F
EN 20kΩ
练习题1 —TTL电路：
•解：当C=1时，如果B=1，三态门输出低
电平，将20kΩ电阻短路，无论A为何值，
输出F=1；
•当B=0时，三态门输出为1，与非门输出
或非门的输入一高 一低，输出为Y4=0
2-20 指出图2-52中个门电路的输出是什么 状态?已知门电路是74系列TTL电路 。
三态门的使能 端输入无效电 平，输出Y5为高 阻态。
三态门的使能 端输入依然是 无效电平，输 出Y6为高阻态。
2-20 指出图2-52中个门电路的输出是什么 状态 ?已知门电路是74系列TTL电路。
2-1一个电路如图2-43所示，其三极管为硅管， β=20，试求：v1小于何值时，三极管T截止，v1大 于何值时，三极管T饱和。
解：设vBE=0V时，三极管T截止。T截止
时，IB=0。此时
VCC +10V
vI 0 0 (10)
2
10
vI=2V
vI
R1 2kΩ
1R0CkΩvOT临界饱和时，vCE=0.7V。此时
d图输出低电平VO比TTL电路输出低电平 高一个二极管导通压降，即VO=VOL+VD；
如果F的负载仍然是TTL电路。则不可以。
因为在c图中输出高电平可能低于VIHmin； 而在d图中输出低电平可能高于VILmax。
1-11判断下列逻辑运算是否正确?
⒈若A+B=A，则B=0 ⒉若AB=AC，则B=C ⒊若1+B=AB，则A=B=1 解：⒈A=1时，无论B=1或B=0，A=1，故运算
2-8 在用或非门时,对多余输入端的处理方 法同与非门处理方法有什么区别?
A＆ B
A ≥1 B
F =A ·B 与非：接高电平； 或非：接低电平。
F =A +B
2-9 异或门能作为非门使用吗?为什么?
A =1 B
F F AB AB B 1，F A B 0，F A
所以一端接高电平即可构成非门电路。
F3 A BC D E F
2-21 图2-53中所示门电路均为CMOS电路， 写出各电路输出的表达式。
F4 A B C D E F
c、d两图也常用于扩展输 入端。 能否用于扩展TTL电路？ 为什么？
可以用于扩展TTL电路。
只要满足F后接负载电路对
c图输出高电平VO比TTL电路输出高电平 低一个二极管导通压降，即VO=VOH-VD；
2-6 在挑选TTL门电路时，都希望选用输入 低电平电流比较小的与非门，为什么？
解：负载门的输入端电流小，驱动门的负载 电流才小，才可能带更多的门。
2-7 在实际应用中，为避免外界干扰的影响， 有时将与非门多余的输入端与输入信号输入 端并联使用，这时对前级和与非门有无影响？
解：有影响。将使前级拉电流负载随并联输 入端数成正比例增加。
2-20 指出图2-52中个门电路的输出是什么 状态?已知门电路是74系列TTL电路。
与非门的三个输 入端接高电平， 输出为Y1=0
或非门的输入 分别为高、低电 平，输出为Y2=0
2-20 指出图2-52中个门电路的输出是什么 状态?已知门电路是74系列TTL 电路。
与非门的输入端一 接高电平，一接低 电平，输出为Y3=1
判断
判断下列各电路能否实现输出逻辑功能， 能者，在括号中打√号，否则打×号。对 CMOS 电 路 ， 图 中 给 予 标 注 ， 未 加 标 注 的为TTL电路。