第一题、单项选择题1、指令处理的顺序是______。

A、取指、译码、执行2、一个字节的二进制位数是__________位 C、83、处理器也称为__________。

C、中央处理器4、数据总线通常__________信息。

C、可以双向传输5、某个处理器支持16MB的内存空间，则它的地址总线应有_____________条。

C、241、某次求和结果最高位为1，则SF＝__________。

B、12、微机中每个存储单元具有一个地址，其中存放一个__________量B、字节（8位）3、当运行结果为0时，ZF＝__________。

B、14、“mov [ebx],eax”指令的目的操作数采用__________寻址方式。

A、寄存器间接5、“mov eax,[ebp+8]”指令从__________段取出数据送EAX。

B、SS1、DWORD伪指令定义的是__________量的变量。

C、双字2、指令__________实现对EAX当中D0位设置为1，其他位不变的功能。

B、or eax,13、堆栈的操作原则是_____________ B、后进先出4、设EAX＝1000H，EBX＝2000H，则在执行了指令“SUB EAX, EBX”后，标志位CF和ZF 的值分别为__________。

C、l，05、对寄存器EAX的内容乘以2的指令是__________ B、shl eax,11、8086处理器的基本总线周期包含有__________个时钟周期。

C、42、总线中用于确定存储单元或I/O单元的是__________。

B、地址总线3、8086处理器最小组态时，若RD*为低电平，M/IO*为高电平，则说明8086处理器处于__________总线周期。

A、存储器读4、当CPU与外设进行数据传送时，如果外设来不及处理数据，则可以通过__________信号提出插入等待状态的请求。

A、READY5、总线操作实现数据传输，可以不使用时钟信号的同步方式是__________。

C、异步时序1、在MASM中进行子程序设计，应该需要使用__________伪指令对。

B、proc / endp2、如果本程序使用了一个其他程序模块定义的变量，那么应该使用__________进行声明。

C、EXTERN3、IA-32处理器条件转移指令Jcc采用的指令寻址方式是__________寻址。

A、相对4、当逻辑运算后，低8位结果中“1”的个数是零或偶数发生转移的指令是__________A、JP5、标志CF＝1时发生跳转的条件转移指令是__________。

D、JC1、SRAM芯片通常有一个输出允许控制端OE*，它对应系统的__________信号D、MEMR*2、74LS138译码器的控制端全有效，如C、B、A引脚输入110，则输出低有效的引脚是__________。

C、Y6*3、在高性能微机的存储系统中，__________是为了提高主存速度而增加的一个存储器层次 B、高速缓存4、表达微机存储容量时，1GB不等于___________。

D、1000 Mb5、EPROM 2764的存储容量是8K×8，其地址线应有__________条。

C、131、在IA-32处理器实地址方式中，主存4CH开始依次存放23H、F0H、00H、30H，说明该中断服务程序的首地址是_____________。

D、3000：F023H2、I/O接口电路是指主机系统与__________间协助完成数据传送和控制任务的逻辑电路。

D、外设3、I/O接口电路中，数据输出寄存器保存__________。

A、CPU发往外设的数据4、实地址方式，IA-32处理器每个中断向量表项的低16位是__________地址。

C、偏移地址5、DMA传送前的应答过程中，总线请求信号是__________提出的。

C、DMA控制器向处理器第二题、多项选择题1、在计算机系统的层次结构中，________ _____属于虚拟机A、用户层B、操作系统层D、高级语言层E、汇编语言层2、8086处理器具有的特性是_________。

B、20位地址线C、16位内部结构E、16位数据线3、地址总线上传输的信息包含_____A、存储器地址C、I/O地址4、相对于辅助存储器，主存储器具有__________特点。

A、速度快C、单位容量价格高D、信息可以长期保存E、存放当前正在运行的程序和处理的数据5、IA-32处理器支持的工作方式有________A、实方式B、保护方式C、系统管理方式1、IA-32处理器支持带比例的存储器寻址方式，其中比例可以是__________。

A、1B、2 D、4 E、82、关于实方式下的段，论述正确的有__________。

A、每个段不超过64KB D、数据段和堆栈段的段地址不能相同3、IA-32处理器的8个32位通用寄存器有_________。

A、EAXB、ECXC、ESID、EDIE、EBP4、MASM汇编语言中，__________可以作为有效的名字，如标号、变量名等A、mov C、start D、end5、IA-32处理器的状态标志有_________。

A、CFB、OFC、PF E、SF1、变量名的属性有_______等C、byteD、wordE、dword2、MASM支持的变量定义伪指令助记符有__________B、wordC、dword3、将AL中的大写字母转换为小写，可用_________指令B、add al,20h E、or al,20h4、下面所列通用数据传送MOV指令的几种传送中，正确的传送方式是________。

A、立即数到寄存器B、立即数到存储器C、从寄存器到存储器E、从存储器到寄存器5、能够取得变量VAR偏移地址给EBX的语句有_______。

B、mov ebx, offset varC、mov ebx, seg var1、IA-32处理器实现段间控制转移，需要改变的寄存器有_________。

A、CS D、EIP2、IA-32处理器的条件转移指令有______。

B、JNC E、JE3、已知again是一个标号，则指令”jnz again”中，again包含__________属性。

D、far类型E、word类型4、循环结构的程序通常包括__________部分。

C、循环体D、循环控制5、IA-32处理器的条件转移指令有__________。

B、JZ D、JC E、JO1、8086处理器的引脚READY具有_________特性。

A、输入D、高电平有效2、微机系统连接各个功能单元、实现模板级互连的总线有多种称谓，如：_____。

B、内总线D、系统总线E、板级总线3、8086处理器的引脚M/IO*具有________特性。

B、输出C、低电平有效D、高电平有效E、三态4、8086处理器的基本读写控制引脚有_________。

B、WR* E、RD*5、8086处理器的AD0～AD15引脚具有的特性有______。

B、双向C、分时复用E、三态1、相对部分译码方式，全译码方式的特点有_______。

A、地址唯一B、地址不重复D、译码复杂2、EEPROM芯片的特点有_________。

A、用电擦除D、断电后信息不丢失E、可以编程写入3、相对全译码方式，部分译码方式的特点有__________A、系统部分地址空间被浪费B、某些存储单元对应多个地址C、连接较简单4、地址对齐的数据存储有_______B、16位数据起始于奇地址E、64位数据起始于模4地址5、对于32K×8结构的62256 SRAM芯片，具有________特性。

A、8个数据引脚D、15个地址引脚E、256K位容量1、8086处理器与中断有关的引脚有_________A、IRB、IRQC、INTRD、INTA*E、NMI2、外设进行DMA传送，首先需要与DMA控制器和处理器通过________信号建立联系，然后开始数据传输。

A、DMA请求B、总线请求D、DMA响应E、总线响应3、处理器的外部中断包括_________。

B、非屏蔽中断D、可屏蔽中断4、IA-32处理器的IN/OUT指令中，寻址I/O地址的形式可以是_________。

A、0～FFH E、DX5、IA-32处理器的中断类型包括__________。

A、除法错中断C、非屏蔽中断D、可屏蔽中断E、溢出中断第三题、判断题1、处理器并不直接连接外设，而是通过I/O接口电路与外设连接。

对2、冯•诺伊曼计算机的核心思想包括存储程序和程序控制对3、16位IBM PC/AT机采用ISA系统总线。

对4、某个CPU的地址线为32位，则它可以直接寻址4GB内存空间对5、微机主存只要使用RAM芯片就可以了错1、存储器寻址方式的操作数当然在主存了。

对2、8086处理器中，读取指令和执行指令可以重叠操作。

对3、一个存储单元的物理地址不是唯一的。

错4、利用“END”伪指令就可以结束程序执行，返回操作系统错5、EAX也被称为累加器，因为它在IA-32处理器中使用最频繁对1、语句“mov eax,ffh”没有语法错。

错2、虽然ADD指令和SUB指令执行后会影响标志状态，但执行前的标志并不影响它们的执行结果。

对3、已知var是一个变量，语句“add esi,byte ptr var”没有语法错误。

错4、无符号数在前面加零扩展，数值大小不变；有符号数前面进行符号扩展，位数加长一位、数值增加一倍。

错5、执行“cmp eax,ebx”后，EAX和EBX寄存器内容都没有改变。

对1、子程序需要保护寄存器，包括保护传递入口参数和出口参数的通用寄存器。

错2、返回指令RET执行时，从当前堆栈顶部弹出返回地址对3、JA和JG指令的条件都是“大于”，所以是同一个指令的两个助记符。

错4、主程序调用子程序使用CALL指令。

对5、CS不变，只改变EIP值，不能改变程序的执行顺序。

错1、8086准备好READY引脚输出给存储器或外设有效信号，表明处理器准备好交换数据了。

错2、当8086处理器需要等待指令执行完成时，就插入等待状态Tw。

错3、8086处理器的基本总线周期包含有4个时钟周期。

对4、如果给8086处理器输入CLK信号为5MHZ，则总线周期中每个T状态的时间长度是200ns 。

对5、处理器读取存储器操作数时和读取代码时，都发生存储器读的总线操作。

对1、数据存储实现地址对齐将比不对齐具有更高的程序执行性能。

对2、数据存储实现地址对齐只是一种存储现象，与程序执行的性能无关。

错3、DRAM必须定时刷新，否则所存信息就会丢失。

对4、存储器芯片的片选信号无效时，CPU无法读写该存储器芯片。

对5、读取SRAM某个存储单元的内容后，该存储单元的内容就为空。