五课程设计题目与内容1. 电子秒表设计内容及要求：完成具有多计数功能的秒表，并可将结果逐一显示在7 段数码管上，具体要求如下：(1)输入时钟10khz ，采用Altera EP1C6Q240C8 FPGA ；(2)异步、同步复位，计时精度1ms,最大计时240秒；(3)至少对 6 个目标计时，并可显示于7 段数码管，格式为xxx.yyy ，秒为单位；( 4)计时值可逐一顺序回显；( 5)按下一次终止键完成一个对象的计时,计时间隔小于最大计时值；( 6)完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排：本设计持续10天,其中最后一天(依例周五)为答辩时间。
第1-2 天：讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案,经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计,进行代码输入,并完成代码的初步仿真；第8-9 天：代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计；整理设计资料,撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限2人：共同进行电路和验证方案设计，1人仿真，另1人FPGA实现2. aval on 总线从接口设计内容及要求：实现Altera 的NiosII CPU 外部总线接口电路，完成存储器的读写操作。
(1) CPU采用Altera Nios n；( 2)接口电路采用同步操作，注意时钟的选择；( 3)寻址空间0x8000~0x8ffff ，数据总线宽度8 比特；( 4)存储器的种类为寄存器即可，具有读写功能；( 5) avalon 总线接口为slave ；(6)下载验证时要和CPU一同实现相应的功能，软件进行读写操作。
进度安排：本课程设计持续10 天，其中最后一天( (依例周5)为答辩时间。
第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计，进行代码输入，并完成代码的仿真；第8-9天：约束设计，与CPU集成综合、下载，用c语言实现操作，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限 2 人：共同进行电路和验证方案设计， 1 人逻辑电路设计与仿真，另1人系统集成及软件代码设计3. 可控脉冲发生器内容及要求：实现周期、占空比均可调的脉冲发生器。
（1）采用1khz 的工作时钟；（2）脉冲周期0.5s~6s ，占空比10%~90%；（3）可初始化：周期 2.5s ，占空比50%；进度安排：本课程设计持续10 天，其中最后一天（依例周五）为答辩时间。
第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计，进行代码输入，并进行代码的仿真；第8-9 天：完成仿真，约束设计，综合、下载，验证设计，指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限 1 人4. 8bit 序列检测器内容及要求：完成从2bit 输入码流中检测特定8bit 数据的电路，具体要求如下：(1)输入2bit码流，msb在前，4个周期的数据组成一个结构化字节；( 2)检测序列0x7e ；( 3)成功检测到特定序列后，点亮一个LED；( 4)操作中采用开关作为数据输入，按键作为有效数据指示信号；( 5)工作时钟选择1k 即可；( 6)完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排：本设计持续10天，其中最后一天(依例周五)为答辩时间。
第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计，进行代码输入，并完成代码的初步仿真；第8-9 天：代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限 1 人5. 出租车计价器电路内容及要求：完成简易出租车计价器设计，选做停车等待计价功能。
（1）起步8 元/3 公里，此后 1 元/550 米；（2）里程指示信号为每前进50 米一个高电平脉冲，上升沿有效；（3）工作时钟1khz ；（4）前进里程开始之前显示价钱，精确到0.1 元；（5）停车后，显示价钱和精确到100 米的里程；（6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排：本设计持续10 天，其中最后一天（依例周五）为答辩时间。
第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计，进行代码输入，并完成代码的初步仿真；第8-9 天：代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限2人：共同进行电路和验证方案设计，1人仿真，另1人FPGA实现6. 数码锁设计内容及要求完成一简易密码锁的设计，实现8 位密码的设定与开锁。
（1）4x4 的键盘进行密码输入，由左到右、由上到下的顺序：1/2/3/4 ，5/6/7/8 ，*/9/0/# ；（2）密码初始值为55555555；开锁方式：xxxxxxxx# （x 代表密码数字，位数大于等于 1 位小于等于8 位）；密码设定方式：*yyyyyyyy*yyyyyyyy （y 旧密码，输入两次，正确时数码管有提示），然后输入#xxxxxxxx#xxxxxxxx#xxxxxxxx （x 为新密码，连续 3 次，正确/ 错误时有提示）；（3）工作时钟1khz ；连续 6 次输错密码则锁死，只有重启电路；连续 3 次错误点亮警报灯，1次正确点亮指示灯；（4）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、下载验证等。
进度安排：本设计持续10 天，其中最后一天（依例周五）为答辩时间。
第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计，进行代码输入，并完成代码的初步仿真；第8-9 天：代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限2人：共同进行电路和验证方案设计，1人仿真，另1人FPGA实现7. 7 分频时钟产生电路内容及要求完成7 分频电路。
（1）将输入时钟进行7 分频；（2）工作时钟1hz ；（3）分频信号点亮LED工作时钟0~7计数显示于数码管；（4）复位时分频信号无输出；（5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排：本设计持续10 天，其中最后一天（依例周五）为答辩时间。
第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计，进行代码输入，并完成代码的初步仿真；第8-9 天：代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限 1 人，题目简单，成绩受限8. 简易交通灯控制电路内容及要求完成简单十字路口直行的交通灯控制电路设计。
（1）十字路口，南北方向红：黄：绿为20s：5s：40s 且可调；（2）工作时钟10hz ；（3）各个方向的红黄绿等可用 3 个单色灯替代；（4）选做黄灯1hz 闪烁；（5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排：本设计持续10 天，其中最后一天（依例周五）为答辩时间。
第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计，进行代码输入，并完成代码的初步仿真；第8-9 天：代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限2人：共同进行电路和验证方案设计，1人仿真，另1人FPGA实现9. 同步FIFO 的设计内容及要求完成4bit 宽、256 深的同步FIFO。
（1）用开关作为输入数据，按键作为数据有效指示或者写信号；（2）数码管作为输出，按键作为读信号；（3）满、空指示驱动LED；（4）工作时钟100k 即可；（5）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。
进度安排：本设计持续10 天，其中最后一天（依例周五）为答辩时间。
第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备；第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计；第5-7 天：完成模块电路设计，进行代码输入，并完成代码的初步仿真；第8-9 天：代码功能仿真正确，约束设计，综合、下载，实现设计目标，并指导老师验收设计；整理设计资料，撰写报告、准备答辩；第10 天：验收合格后进行答辩。
选题：限1人：共同进行电路和验证方案设计，1人仿真，另1人FPGA实现10. 8 位移位寄存器设计内容及要求完成8 比特双向移位寄存器的设计。
(1)并入串出时用开关作为输入数据，按键作为数据有效指示或者写信号，LED作为串行输出数据;(2)串入并出时单个开关配合按键做输入，2 数码管作输出；(3)键盘作为串入并出/并入串出、左移/ 右移控制;(4)工作时钟100Hz即可；( 5)完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。