第1章逻辑分析仪的应用
逻辑分析仪是分析数字系统逻辑关系的仪器。
逻辑分析仪是属于数据域测试仪器中的一种总线分析仪,即以总线(多线)概念为基础,同时对多条数据线上的数据流进行观察和测试的仪器,这种仪器对复杂的数字系统的测试和分析十分有效。
逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器,最主要作用在于时序判定。
一、逻辑分析仪的应用场合
通常在电子仪器行业,我们在以下情况下需要使用逻辑分析仪:
●调试并检验数字系统的运行;
●同时跟踪并使多个数字信号相关联;
●检验并分析总线中违反时限的操作以及瞬变状态;
●跟踪嵌入软件的执行情况。
二、逻辑分析仪的使用步骤
使用逻辑分析仪与数字信号相连、捕获数字信号并进行分析,一般有以下4个步骤:
●用逻辑探头与被测系统(DUT)相连;
●设置时钟模式和触发条件;
●捕获被测信号;
●分析与显示捕获的数据。
三、逻辑探头
在使用逻辑分析仪测试中,首先选择合适的逻辑探头与被测系统(DUT)相连,探头利用内部比较器将输入电压与门限电压相比较,确定信号的逻辑状态(1或0)。
门限值由用户设定,范围由逻辑分析仪本身决定,常用的逻辑电平为TTL电平、CMOS电平、ECL电平等等。
逻辑分析仪的探头有各种各样的形状、大小,用户可以根据自己的需要,选择合适的探头夹具。
常用的探头有用于点到点故障查找的“夹子状”,有用在电路板上专用的连接器高密度、多通道型探头。
逻辑探头应能够捕获高质量的信号,并且对被测系统的影响最小。
另外,逻辑分析仪的探头应能提供高质量信号并传递给逻辑分析仪,并且对被测系统造成的负载最小,而且要适合与电路板及设备以多种方式连接。
四、设置时钟模式和触发条件
在逻辑分析仪与被测系统连接好之后,需要设置时钟模式与触发条件。
逻辑分析仪的数据捕获方式不同于示波器,它有两种捕获方式,分别是异步捕获,获取信号的时间信息和同步捕获,用于获取被测系统的状态信息。
其中异步分析更类似于示波器的数据捕获方式,其中采样率、波形捕获率等概念都与示波器的相关概念类似。
1.异步捕获模式
在这个模式中,逻辑分析仪用内部时钟进行数据采样,采样速度越快,测试分辨率越高。
采样速率对于异步定时分析非常重要,例如,当采样间隔为2ns时,即每隔2ns捕获新的数据存入存储器中,在采样时钟到来之后改变的数据不会被捕获,直到下一个采样时钟到来,由于无法确定2ns中不会被捕获的数据,直到下一个采样时钟到来,由于无法确定2ns中数据是否发生变化,所以最终分辨率是2ns。
这种异步捕获模式常用在目标设备与分析仪捕获的数据之间没有固定的时间关系,而且被测系统的信号间的时间关系为主要考虑因素时,通常使用这种捕获模式。
2.同步捕获模式
同步捕获模式是用一个源自被测系统的信号做采样时钟信号,这种模式中用于为捕获确定时间的信号,可以是系统时钟、总线控制信号或一个引发被测系统改变状态的信号。
逻辑分析仪在外部时钟信号的边缘采样,采到的数据代表逻辑信号稳定时被测电路所处的状态。
对于引入的时钟信号是有限制的,一般要小于某一固定频率,这一频率被称为逻辑分析仪的最大状态速率,有的厂家称之为逻辑分析仪的带宽。
在这种模式下,不考虑两个时钟事件之间的状态。
3.设置触发方式
触发方式的区别是逻辑分析仪与示波器的另一项重要区别。
示波器同样配有触发器,但对于多通道的二进制信号而言,示波器的触发功能受限。
相反,逻辑分析仪中可以对各种逻辑条件进行触发。
触发的目的在于为逻辑分析仪设定什么时候开始捕获数据、捕获哪些数据,使逻辑分析仪跟踪被测电路的逻辑状态,并在被测系统中用户定义的事件处触发。
不同厂家的逻辑分析仪有着各种的不同的触发条件的设定,可以分为两大类:对单一通道的触发条件的设定;通道间触发条件的设计。
单一通道的触发类似于示波器的触发。
例如,高/低电平触发,上升沿/下降沿触发,脉冲宽度触发器等触发方式;而通道间的逻辑触发对于逻辑分析仪而言更为重要,因为逻辑分析仪主要用来观察通道间的逻辑关系以及逻辑状态。
通道间的逻辑触发也可分为两大类:一类为单纯为每一通道设置触发条件,例如,当1、2通道为高电平,3、4通道为低电平,5通道为上升沿时触发;另一类称为码型触发或事件触发,例如,8根信号线可以看成8bit的码型(事件),这8bit可以用十六进制或二进制表示,设置值为0A(十六进制)时触发,即为码型触发。
五、捕获测试数据
逻辑分析仪探头、触发器和时钟系统均用于为实时捕获存储器传递数据。
该存储器是测量仪的中心——不仅是来自被测系统的所有采样数据的最终目的地,也是测量仪进行分析和显示的数据源。
选择逻辑分析仪时,通道数和存储深度是非常重要的指标,为了决定逻辑分析仪的通道数和存储深度,首先确定要对多少信号进行捕获与分析?逻辑分析仪的通道数应与需捕获的信号数相对应。
数字系统总线具有各自不同的宽度,通道数一般为总线宽度的3-4倍(数据线+地址线+控制线+时钟)。
例如,对一个8位的数字系统进行测试,32通道的逻辑分析仪比较合适,要确保考虑到需同时捕获的所有信号的总线。
其次,确定捕获操作将持续多长时间?这一步决定逻辑分析仪的存储深度,例如,采样间隔为1ns时,存储1s,存储深度为1M。
存储深度越长,发现错误的几率越大。
六、分析与显示捕获的数据
存储于实时捕获存储器中的数据可用于各种显示和分析模式。
一旦数据在系统中存储,它就能够以各种不同的格式查看,如时间波形,与二进制代码等。
对于大多数的测试需要,用户都比较习惯于使用总线形式显示捕获的数据,而且,一般的逻辑分析仪可以同时观察几组并行总线,并观察他们之间的数据关系,了解逻辑代码的真正用意。
在使用逻辑分析仪观察并行总线时,一般都会先观察同步状态数据,如果状态数据存在问题,在观察异步时钟数据,寻找问题所在。