可编程逻辑器件设计大作业题目四位全加器设计学院自动化与电气工程学院班级姓名学号2104年12月３0 日目录摘要 ...............................................................................................错误!未定义书签。
1.设计目的 ..................................................................................错误!未定义书签。
２.设计要求ﻩ错误!未定义书签。
3.设计原理ﻩ错误!未定义书签。
3.1.四位全加器 (1)３．2.四位全加器的原理图...................................................错误!未定义书签。
4.设计方案 ..................................................................................错误!未定义书签。
4.１.仿真软件ﻩ错误!未定义书签。
4．２.全加器原理...................................................................错误!未定义书签。
4.2.1一位全加器的设计与原理 ............................................错误!未定义书签。
4.2．2四位全加器的原理及程序设计 ..................................错误!未定义书签。
5．程序设计...............................................................................错误!未定义书签。
6.仿真及结果..............................................................................错误!未定义书签。
总结与体会ﻩ错误!未定义书签。
参考文献ﻩ错误!未定义书签。
摘要ＶHDL主要用于描述数字系统的结构,行为,功能和接口。
除了含有许多具有硬件特征的语句外,VHＤL的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。
VHＤL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件,一个电路模块或一个系统)分成外部（或称可视部分,及端口)和内部（或称不可视部分)，既涉及实体的内部功能和算法完成部分。
在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。
这种将设计实体分成内外部分的概念是ＶHＤL系统设计的基本点。
本次设计是用VＨＤL语言设计四位全加器,并用Quartus II仿真。
关键词：VＨDL四位全加器QuaｒtuｓIＩ四位全加器设计1.设计目的复习加法器的原理,掌握加法器的设计实现方法,设计实现数字系统设计中常用的4位全加器,在此基础上进一步熟悉MＡX+PLUＳⅡ或Qｕartｕs II软件的使用方法，熟练掌握EＤＡ的图形编程方法、开发流程、以及组合逻辑电路的设计、分析、综合、仿真方法。
2.设计要求1）复习EDA的相关技术与方法;2)掌握VHDＬ或者Vｅｒiloｇ语言，并要求能编写程序。
3）Quarｔus软件的使用:掌握程序编辑、编译、调试、仿真方法。
４)设计相关简单的电路，完成既定的功能。
3．设计原理３.1.四位全加器加法器是数字系统中的基本逻辑器件。
例如:为了节省资源,减法器和硬件乘法器都可由加法器来构成。
但宽位加法器的设计是很耗费资源的，因此在实际的设计和相关系统的开发中需要注意资源的利用率和进位速度等两方面的问题。
多位加法器的构成有两种方式：并行进位和串行进位方式。
并行进位加法器设有并行进位产生逻辑,运算速度快；串行进位方式是将全加器级联构成多位加法器。
通常，并行加法器比串行级联加法器占用更多的资源,并且随着位数的增加,相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。
四位全加器可对两个多位二进制数进行加法运算，同时产生进位。
当两个二进制数相加时，较高位相加时必须加入较低位的进位项(Ci）,以得到输出为和(S)和进位（C0)。
其中CIN表示输入进位位，ＣＯＵＴ表示输出进位位，输入A和Ｂ分别表示加数和被加数。
输出SUM=A+B＋ＣＩN,当SUＭ大于25５时，CＯUT置‘１’。
其管脚图如下：()()cinb a ab cin b ab a ab abcincin b a bcin a cin ab cout ⊕+=++=+++=()()()()cinb a cinb a cin b a cin ab b a cin b a b a abcin cin b a cin b a cin b a s ⊕⊕=⊕+⊕=+++=+++=图3－1 四位全加器管脚图全加器是能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号的加法电路。
其真值表如表1所示:表1 全加器真值表输入输出a ｂ ｃi ｎ s co ｕt 0 0 0 0 0 ０ 1 0 １ ０ １ ０ 0 1 0 １ 1 0 0 1 0 0 1 1 0 0 １ 1 0 １ 1 0 1 0 1 1１11１根据真值表可得出下列表达式：根据以上表达式，可以用数据流方式设计出1位全加器。
要设计的是４位全加器，这里采用串行进位来设计。
先设计4个1位的全加器，然后将低位的进位输出与高位的进位输入相连,将要进行加法运算的两个4位数的每一位分别作为每一个1位全加器的输入，进行加法运算，所有的１位全加器的输出组成一个４位数，即输入的两个4位数之和,最高位的全加器产生的进位输出即两个４位数求和的进位输出。
３.2.四位全加器的原理图4位全加器的原理图如图3－２所示:图3-2 四位全加器原理图根据图３－2所示,可以采用结构化描述方式设计4位全加器。
4.设计方案4.1.仿真软件Ｑuartus IＩ是Ａlｔｅra公司的综合性PLD开发软件，支持原理图、VHDL、VeriｌogHＤL以及ＡHDL(Aｌtera Ｈardware Dｅscｒｉpｔiｏn Lanｇuage)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLＤ设计流程。
Ｑｕａrtus II 除了可以使用Tcｌ脚本完成设计流程外，提供了完善的用户图形界面设计方式。
具有运行速度快，界面统一，功能集中，易学易用等特点。
4.２．全加器原理4.2.1一位全加器的设计与原理一位全加器的原理图如下：图4-１一位全加器原理图一位全加器的程序设计:EＮTＩTY adｄer1 IＳ--1位全加器设计ＰOＲT（a,b，cｉn:IN ＳTD_LOGIC;s,cout:OＵT ＳTＤ_ＬOＧIC);EＮDａddｅr１;ARＣHITEＣTURE daｔaflow OF addeｒ１ＩS--用数据流方式设计1位全加器SIＧNAＬtｍp:SＴＤ_LＯGIC; －-用tmp表示ａ⊕ｂＢEGIＮtmp<＝a XOR b AFTＥＲ１0 ns；s<=tmｐXOＲcin ＡFTER 10ｎs;cｏut<=(ａANDｂ)OR(tmp ＡND ｃｉn) AＦＴＥR ２０ns;ENDｄａｔaｆlｏｗ;4.2.２四位全加器的原理及程序设计要设计的是4位全加器是采用串行进位来设计的。
首先根据已经设计好的一位的全加器通过将低位的进位输出与高位的进位输入相连的方法,组成所需要的四位全加器。
其程序如下:ＥＮTＩTY addeｒ 4 IS--4位全加器设计ＰOＲＴ（a,ｂ:IＮSTＤ_LOGIC＿VＥCTOＲ(３DOWNＴO 0)；cｉn:IＮSＴD_LOGIＣ;s:ＯＵTＳTD_LOGIC_VＥCＴOR(３ＤＯWNTＯ0)；ｃｏｕt：ＯUT STD_LOＧIC);END adｄｅr4;ARCHITＥCTURE ｓｔrｕcturaｌＯF aｄder4 ＩＳ－-用结构化描述风格设计4位全加器COMPＯNENT ａｄdeｒ１ＰＯＲT（ａ,b,ｃiｎ:IN STD＿ＬＯGIC;s，coｕt:ＯUT SＴＤ_LOGIC);ＥNDＣOMPONENT;SIＧNＡＬx,y，z:STD_ＬOGIC;FOＲu1,ｕ2,u3,u4：adｄer1 ＵＳE ENTITＹＷORＫ.ａdder１(dａtaflow);ＢEGINu1:adder1 POＲT MＡP（a(０),b（0),ｃiｎ,ｓ(0),ｘ);ｕ２:adｄｅｒ1ＰORT MAＰ(ａ(1),b(1），x,s（1）,y）；ｕ3:aｄder1 PORＴMAＰ(a（2）,b(2),y,s(2）,z)；u4:addｅr１PＯRＴMAＰ(a（3），b(3)，z,s(3),cout）；ＥＮD sｔrucｔurａl;四位全加器的原理图:图4-2 四位全加器原理图5.程序设计ＬＩBRAＲＹＩEEＥ；USE IEＥE.ＳTD_LOＧＩＣ_1１64．ALL；ＵSE IEEE．STD_LOＧＩC_ARITH.ALL;USE ＩEＥE.SＴD＿LOGＩＣ＿UＮSIGNEＤ.ALL;ENTITＹadder1IS -－1位全加器设计POＲT(a,b,ciｎ:IN STD＿LOGＩＣ;s,coｕｔ:OUT STD_ＬＯＧIC);ＥNDａdder1;ＡRCHITＥＣTURE daｔaｆlｏw OF adder1 IS --用数据流方式设计1位全加器SIGＮAL tｍp:STD＿LOGIＣ; --用tmp表示a⊕bBＥGＩＮtmp<=a XOR ｂAFTER 1０ｎs；ｓ<=tｍp XOＲcin ＡＦTEＲ1０ns;cｏut<=(a ＡND b)OR（tmp ANDｃin) AFTER 20 ns;ＥNDｄataｆlow;LIＢRARＹIEEＥ;USE ＩEＥＥ.STD_ＬＯGIC＿1164.ＡＬL；USE IEEE.ＳTD＿ＬOGＩC_ARITH.ALＬ;USE IEEE．SＴD_LOGＩC_ＵNSＩＧNＥD.ＡLL;ENTITY aｄder４IS --4位全加器设计PORＴ(a,b:IN ＳTD_LOＧＩＣ_VEＣTOR(３DＯWNTＯ０);ciｎ:ＩN STD_LＯGIＣ;s:OＵT SＴD_LＯGIC_VEＣTOR(３DOWNＴO０）;coｕt:OUT SＴＤ_LOGIC)；END ａdｄeｒ4;ARＣHITECTURE structurａl OF adder４IＳ--用结构化描述风格设计4位全加器COMＰＯNＥＮT addｅr1PORＴ(a,b,ciｎ:IＮSTD_LOGIC;ｓ,ｃout：OUTＳTD_LOGＩＣ);EＮD ＣOMPONENT;SIＧNAL x,y,z：STD_LＯGIＣ；FＯR ｕ1，u2,u3，ｕ4:ａdｄer１ＵＳE EＮTITＹWOＲK.addeｒ１(dataｆlow);ＢEGＩNu1：addｅｒ1PORT MAＰ(a(0)，b(0)，ｃｉｎ,ｓ(０)，x)；u２:addeｒ1 POＲTＭＡP(a（１),b(1)，x,s(１），y)；u3:ａddｅｒ1 PＯＲT MAP(a(2)，ｂ(2),y,s（2),z）;ｕ4:adder１POＲT MＡP(a(3),b（3），z，s(3）,cout);END strｕctuｒal;6.仿真及结果根据上面的程序我进行了仿真,首先是对1位全加器进行仿真，结果如图6-１所示:图6-1 １位全加器仿真图由图6-1可以看出,1位全加器的仿真结果与表1相符，说明1位全加器设计成功。