波形发生器（A题）设计报告学员：范广腾200604013009陈雷200604013012范晓雷200604014027摘要本系统主要以单片机为控制核心，由FPGA模块、键盘输入模块、LED显示模块、DA转换输出、巴特沃斯有源低通滤波器等部件组成。

采用DDFS技术，该系统具有较宽频率带、步进值小和频率精度高等特点。

1. 设计任务设计制作一个波形发生器，该波形发生器能产生正弦波、方波、三角波和由用户编辑的特定形状波形。

2. 设计要求及完成情况汇总2.1.基本要求3. 方案设计和论证3.1. 波形发生器方案1 :采用传统的直接颇率合成DS 技术。

这种方法能实现快速频率变换.具有低相位嗓声以及所有方法中最高的工作濒率。

但由于采用大量的倍频，分频、混颇和滤波环节。

导致直接频率合成器的结构复杂、体积庞大，成本高、而且容易产生过多的杂散分量。

难以达到较高的频谱纯度;更重要的是；这种方法只能实现正弦波，或者进而由积分、微分等方法实现方彼、三角波等标准波形、但却无法实现题目所要求的任意波形。

方案2;采用锁相环式频率合成器。

利用锁相环，将压控振荡器VCO 的输出频率锁定在所需频率上。

这种频率合成器具有很好的窄带跟踪特性，可以很好地选择所需频率信号，抑制杂散分量，并且省去了大量的滤波器，有利于集成化和小型化。

但由于锁相环本身是一个惰性环节，镇定时间较长，故领率转换时间较长。

而且，由模拟方法合成的正弦波的参数，如幅度、频率和相位都很难控制:除此之外，同方案1类似，此方案也无法实现任意波形的输出。

方案3;采用直接数字式频率合成器(Direct Digital Frr-quency Synthesis,简称DDB 或DDB).用随机读写存储器RAM 存储所需波形的盆化数据.按照不同频率要求以频率控制字k 为步进对相位增量进行票加，以票加相位值作为地址码读取存放在存储器内的波形数据.经D/A 转换和幅度控制，再滤波即可得所需波形(如图1)。

由于DDS 具有相对带宽很宽、颇率转换时间极短(可小于20ns)、频率分辨率可以做得很高(典型值为0.001Hz)等优点。

另外，全数字化结构便于集成.抽出相位连续.频率、相位和幅度均可实现程控，而且理论上能够实现任意波形，可以完全满足本题目的要求。

于是我们采用了此种方案。

图1 系统流程3.2. 幅度控制方案1：采用双数模转换技术，由单片机控制对DAC0800置数.改变其输出电流，经电流/电压转换后通过电阻以电流源的形式作为高速乘法型D/A 转换器DAC0800的基准电流，由此即可控单片机控制输出波形的福度。

但此种方法不能准确实现步进0. I V 的要求，且当基准电平为零时.其物出不一定为零。

方案2：采用数控电位器组成的电阻分压网络，但由于数控电位器的分挡数(3挡)不能满足题目的要求.而组合接法又比较复杂，故未采用此种方案。

方案3：幅度控制器由DAC0800控制.利用其内部的电阻分压网络，将其作为数控电位器使用。

将DAC0800的输出波形作为下一片DAC0800的电压基准源输入，其输出波形幅度将为V=(N/256)x Vin,其中N为单片机输人的幅度控制字。

我们采用了此种方法。

通过一精密可调点压源调整输出为峰一峰值0—10V，再送入次片DAC0800由单片机控制其幅度。

从而实现峰一峰值0.1V步进调整。

3.3.滤波为了消除波形表生成时所带来的毛刺及生成正弦波时进行数摸转换所产生的高频分量.我们在系统的后级设计了滤波器来提高产生的波形质量。

方案1:采用二阶切比雪夫低通滤波器。

切比雪夫滤波器的幅度响应在通带内是在两个值之间波动，在通带内的波动次数取决于滤波器的阶数。

理想的切比雪夫滤波器在靠近截止频率的部分有比巴特沃思滤波器更接近矩形的频率响应。

这一点是以通带内允许彼动为代价而得到的。

方案2:采用二阶巴特沃思低通滤波器。

巴特沃思滤波器的幅度函数是单调下降的，由于n阶低通巴特沃思滤波器的前(2n-1)阶导数在w=0处为零、所以巴特沃思滤波器也称为最大平坦幅度滤波器。

由于本题目中我们要滤除的频率分量主要为D/A产生的高频分量(1M和10M )，与我们所要保留的频率（w<20kHz)相差很远、所以相对来说，滤波器在通带内的平坦程度对我们而言.比其袭减陡度更为里要，而且，巴特沃思滤波器的元件值也较合乎实际情况，不像绝大多数其他类型滤波器对元件值要求那么苛刻:在截止频率附近.频率响应钝化可能使这些滤波器在要求锐截止的地方不合要求。

基于上述考虑.我们决定采用第二种方案。

4. 系统设计4.1.总体设计思路根据题目的要求，我们制定出了整体的设计方案：以两片单片机89S52小系统加Xillix Spartan-III F PGA为核心，完成四方面的功能：处理键盘数据.生成波形表存储于FPGA开发板的RAM中；控制液晶显示；控制DAC0800进行幅值转换；传送频率控制字Fre_Word值给FPGA处理。

FPGA主要用于实现DDS技术中累加器的功能：一方面.在很大程度上提高了系统的速度；另一方面，我们将单片机的外围芯片74LS377, 74LS373 , 图2 系统框图74LS138、74LS02都集成在FPGA内，既充分利用了FPGA的资源，又减少了单片机与外部设备的接口，提高了系统的可靠性；由DAC0800内部的电阻分压网络实现幅度控制.继而经过二阶巴特沃思低通滤波器进行滤波，再经运放和三极管进行扩流。

从而可以得到所需的任意一种具有一定带负载能力的波形（系统框图参见图2）4.2.各模块具体实现原理分析和说明4.2.1. 波形表生成模块根据题目的基本要求:A.可产生正弦波、方波、三角波三种周期性波形；B.键盘输人编辑生成上述三种波形的线性组合波形.以及由基波及其5次以下谐波线性组合的波形。

我们设计了下述实现方案：将归一化的正弦波、方波、三角波的5次谐波以下的波形存储在E2PROM中，每种波形存储256个点。

然后由单片机根据键盘输人的不同要求，令各点数据乘以相应的系数并盛加，再将所得到的新的256个字节的数据送RAM，此时我们便得到了所需要的波形数据表。

4.3.频率控制模块这一模块是由单片机控制FPGA实现的。

FPGA完成相位累加器(结构图见图3)的功能，而频率控制字k是由单片机给出的。

之所以使用FPGA而不用单片机实现累加器功能，是由于考虑到用单片机上限频率无法满足扩展部分200 kH的要求。

另外，使用FPGA借助硬件实现.还节省了单片机的资源，使其有足够的空间完成数据处理以及其它控制功能。

我们采用了Xillix公司的XC3S200，这是Xillix公司40 万门系列产品，有较高的速度和较大规模的逻辑阵列，完全满足我们的要求。

相位累加器(见图3)是实现DDS的核心，它由一个N位字长的二进制加法器和一个固定时钟脉冲取样的N位相位寄存器组成。

在每个时钟脉冲到达时，相位寄存器采样上卜时钟周期内相位寄存器的值与频率控制字吸之和，并作为相位累加器在这一时钟周期的输出。

当相位累加器积满量时就会产生一次溢出，从而完成一个周期性的动作，这个动作周期即是DDS 合成信号的一个频率周期。

于是，输出信号波形的频率表示式为:fo=（fc×N)/2K。

由该式可知，输出信号频率主要取决于频率控制字k，当k增大时，fn可以不断地提高。

由抽样定理。

最高输出频率不得大于f c/2，而根据实验验证，实际工作额率小于f c/3时较为合适。

根据题目基本和扩展要求:频率范围扩展至100Hz-200kHz,频率步进间隔≤10OHz（实际以95Hz步进），我们取f c =1OMHz(fc的取值受到D/A转换速率的限制，井非越高越好，因为数模转换部分采用的是DAC08，其转换速度为85ns，约为11.7MHz,综合考虑。

我们选取晶振基准频率为10MHz),N=24位.这样，理论上在200kH时，我们的设计所产生的波形在一个周期内仍然有50个点，经后级处理，效果仍然会不错。

而且频率分辨率fmin=fc/2h=107/224=0.6Hz，可以实现1Hz的步进。

4.4.数模转换及幅度控制模块1．数模转换采用转换速度为85 ns、带宽10MHz的8位单调高速乘法器A/D DAC08。

DAC08具有快速的稳定时间可完全满足波形发生器的要求，输出级接一运放作为电压电流转换器，可得到一5.000~+4. 960V双极性电压输出:2．幅度拉制使用带宽1 MHz的DAC0832实现。

利用DAC0800内部的电阻分压网络，将经DAC08产生的波形作为DAC0800的电压基准源，由单片机控制输人的数字量从而实现幅度(峰一峰值))O. 1 V步进的调整。

其接法如图4所示。

对于阶梯正弦波进行傅里叶分析，可以证明若一周期采样点数为N，则其高次谐波能量主要集中在输出频率的N±1倍频上，其幅值为基频的1/ (N±1)。

进行低通滤波，可以平滑其台阶。

另外，我们还需要滤除由DAC08产生的1MHz和10MHz的高频分量。

由于领率覆盖范围较大(1Hz - 200kHz)。

且需产生多种波形，为了使整个频率范围内都可以有较理想的滤波效果，我们采用了分段低通滤波的方式，在整个频率范围内将其分为三种情况:中心频率为25kHz的巴特沃思低通滤波器;中心频率为250kHz的巴特沃思低通滤波器;全通滤波器。

其中，频率位于20kHz以下的正弦波采用中心频率为25kHz的巴特沃思低通滤波器。

频率位于200kHz以下的正弦波采用中心领率为250kHz的巴特沃思低通滤波器，三角波及方波直接输出，由此我们可以得到较好的波形输出(见图5)。

图5稳幅滤波电路4.5.功率输出模块采用TIP122,TIP127来进行V向扩流以提高其带载能力，可以完全满足发挥部分所要求的稳幅输出能力，当负载变化时，其输出电压幅度变化小于3%.如图6所示。

图6 功率输出5. 软件设计5.1.软件功能及算法程序全部由C语言编写，可实现波形选择、频率幅度输入，波形编辑、频谱和失真度计算等功能。

采用液晶分屏显示波形、频率、幅度、失真度和前8次谐波分量。

波形编辑有两种方式:一种为输入前五次谐波系数、通过线性运算生成所需波形的波形表;另一种为输入16个采样值，通过线性插值生成所需波形的波形表。

频谱计算:出于计算量上的考虑.我们没有采用FFF算法，而是采用了直接计算傅立叶系数的方法，将积分运算近似成求和运算.得出波形的近似倾谱分量:失真度:由上面计算出来的频谱根据定义计算、扫频:使领率控制字按周期变化。

图7为其流程图。

图7系统流程图6. 误差分析由于DDS的工作原理是基于数字取样及数模恢复的处理，所以输出的模拟信号中必然会有杂散噪声，其来源主要有以下三方面的因素:6.1.相位误差6.1.1. 相位舍位引起的误差。