层
n +埋 层
p型 si
6. 基区的形成 先进行第四次光刻，刻蚀出基区，然后注入硼并退火，使其扩散形成基区。由于 基区掺杂元素及其分布直接影响器件电流增益、截止频率等特性，因此注入硼的 剂量和能量要特别加以控制。
n外 延 层
p+
n+ n +埋 层
n
p+
沟 道 阻 挡 层
集电极
p+ p基 区
n外 延 层
层
n +埋 层
p型 si
5. 深集电极接触的制备 这里的“深”指集电极接触深入到了 N 型外延层的内部。 为降低集电极串联电阻，需要制备重掺杂的 N 型接触，进行第三次光刻，刻蚀 出集电极，再注入（或扩散）磷并退火。
n外 延 层
n+
p+
n +埋 层
集电极
p+
沟
n+
p+
沟
道
道
阻 挡
n外 延 层
阻 挡
层
论。
结构：
IE
发射极
基极
n+
p
集电极
n
IC
IB
基本结构：
c so2 E B
Ni3 N 4
基
p+
n+ p n+
n+ 埋 层
发射区
区
集电极
物
化
氧
p+
n+
sio2
p基 区 n外 延
离 隔
sio2 n+ sio2
p+
n+ 埋 层
p+
P衬 底
p衬 底
p沟 道 阻 挡 层
二．NPN BJT 的工艺制备流程 1. 衬底制备 衬底采用轻掺杂的 P 型硅
p型s i
2. 埋层制备 为了减小集电区的串联电阻，并减小寄生 PNP 管的影响，在集电区的外延层和衬 底间通常要制作 N+埋层。首先在衬底上生长一层二氧化硅，并进行一次光刻，刻 蚀出埋层区域，然后注入 N 型杂质（如磷、砷等），再退火（激活）杂质。埋层 材料选择标准是杂质在硅中的固溶度要大，以降低集电区的串联电阻；在高温下， 杂质在硅中的扩散系数要小，以减少制作外延层时的杂质扩散效应；杂质元素与 硅衬底的晶格匹配要好以减小应力，最好是采用砷。
n+
p+
沟
道
阻
挡
层
n +埋 层
p型 si
7. 发射区形成 在基区上生长一层氧化物，进行第五次光刻，刻蚀出发射区，进行磷或砷注入（或 扩散），并退火形成发射区。
n外 延 层
n+
p+
n +埋 层
+
集电极
n+
p+
n+
p+
沟
p基 区
p+
沟
道
道
阻 挡
阻 挡
层
层
n外 延 层
n +埋 层
ห้องสมุดไป่ตู้
p型 si
8. 金属接触 淀积二氧化硅后，进行第六次光刻，刻蚀出接触也窗口，用于引出电极线。接触 孔中温江溅射金属铝形成欧姆接触。
n+埋 层
p型 si
3.外延层 去除全部二氧化硅后，外延生长一层轻掺杂的硅。此外延层作为集电区。整个双极型集 成电路便制作在这一外延层上。外延生长主要考虑电阻率和厚度。为减少结电容，提高击穿 电压，降低后续工艺过程中的扩散效应，电阻率应尽量高一些；但为了降低集电区串联电阻， 又希望它小一些。
n外 延 层
n +埋 层
p型 si
4. 形成隔离区 先生长一层二氧化硅，然后进行二次光刻，刻蚀出隔离区，接着预淀积硼（或者 采用离子注入），并退火使杂质推进到一定距离，形成 P 型隔离区。这样器件之 间的电绝缘就形成了。
n外 延 层
p+
n+ n + 埋n 外层延 层
沟p+
沟p +
道
道
阻 挡
n外 延 层
阻 挡
层
n+
n外 延 层
p+
n+埋层
Ni3 N4
p+
沟 道 阻 挡 层
n+
p+
p 基区
n外 延 层
n+
p+
沟
道
阻
挡
层
n+埋层
p型s i
n+
p+
p+
沟
p 基区
道 阻
挡
层
n外 延 层
n+
p+
沟
道
阻
挡
层
n+埋层
p型s i
9. 形成金属互联线 进行第七次光刻，形成互联金属布线。 10. 后续工序 测试、键合、封装等。
工艺设计报告
一．双极性三极管（BJT）简介 双极性晶体管是集成电路中应用最广泛也是最重要的半导体器件之一，其发明者威廉·
肖克利、约翰·巴丁和沃尔特·豪泽·布喇顿因此被授予了 1956 年的诺贝尔物理学奖。 三极管的外形如下图所示，而类型有 PNP 和 NPN 两种，主要以 NPN BJT 为例进行讨