/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.24
2009年教育部-英特尔精品课程
MiniSys指令格式详解
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.22
2009年教育部-英特尔精品课程
MiniSys指令格式详解
100 100
100
100
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.23
2009年教育部-英特尔精品课程
MiniSys指令格式详解
注：MiniSys采用32位MIPS指令中最常用的31条 指令，其寄存器组织，指令格式等均采用MIPS指令系 统相同的格式。
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.10
2009年教育部-英特尔精品课程
MiniSys寄存器组 共有32个32位寄存器
2013-9-10
P.14
2009年教育部-英特尔精品课程
MiniSys指令格式(3)

（3）J-format
j 10000
6-bit op 2
# go to 10000
26-bit Target Address 2500 00010 00011 0000 0000 0000 1010
000010
2013-9-10
P.18
2009年教育部-英特尔精品课程
MiniSys指令格式详解
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.19
2009年教育部-英特尔精品课程
MiniSys指令格式详解
/people/yangqs/xtzhsj1/Index.aspx

/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.3
2009年教育部-英特尔精品课程
SOC概述（2）

SOC的三种形态
以微处理器为核心，外围集成各种存 储器、控制电路、输入输出、A/D、 D/A等功能于一个芯片上 以数字信号处理器(DSP)为核心，多 个A/D、D/A，大容量存储器等集成 上述两种类型的混合，或者把系统算 法和芯片结构有机地集成在一起
左移2位
4 ＋
Regdst
PC+4

8/16/32/64位，如MicroBlaze、Nois、8051 SDRAM 控制器、LCD 控制器、总线控制器等 FIR滤波器、DES加密、音视频编码和解码等

处理器外设IP Core


DSP算法IP Core


通信控制器IP Core

MAC、Gbit收发器、CAM、协议转换等
2013-9-10 P.8

/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.9
2009年教育部-英特尔精品课程
第2章 MiniSys指令系统介绍




MiniSys寄存器组 MiniSys指令目录 MiniSys指令格式 部分MiniSys指令格式详解
2013-9-10
P.20
2009年教育部-英特尔精品课程
MiniSys指令格式详解
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.21
2009年教育部-英特尔精品课程
MiniSys指令格式详解
/people/yangqs/xtzhsj1/Index.aspx
2009年教育部-英特尔精品课程
IP 核及在SOC中的地位(1)

IP资源复用的理念
IP资源复用(IP Reuse)是指在集成电路设 计过程中，通过继承、共享或购买所需的部 分或全部知识产权内核(IP Core)，进行设 计、综合和验证，从而加速流片设计过程的 设计方法 IP Core是一种商品，SOPC的技术核心： 是可编程逻辑器件设计工程师价值体现的主 要途径
Write
2013-9-10
P.28
MIPS instruction format R-format op rs rt rd func I-format op rs rt immediate J-format address op
MemtoReg MemWrite op func jal 控制 单元 Sftmd/sftm/I_format Alusrc jmp | jal jrn nBranch Branch 1 Regwrite


如：Xilinx的IP Capture和Core Generator 等
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.7
2009年教育部-英特尔精品课程
IP 核及在SOC中的地位(3)

IP核的分类

微处理器IP核


软硬件协同设计
电路的设计、综合、布局布线 软件与硬件的划分、协同设计、协同仿真 嵌入式操作系统、嵌入式系统程序和应用程序 的开发

/people/yangqs/xtzhsj1/Index.aspx
IP集成复用技术及设计环境
2013-9-10 P.5
2013-9-10 P.1
2009年教育部-英特尔精品课程
主要内容
SoC设计概述 MiniSys 指令系统介绍 MiniSys 的设计 外围电路及控制系统设计 软件的设计

/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
2013-9-10 P.12
/people/yangqs/xtzhsj1/Index.aspx
2009年教育部-英特尔精品课程
MiniSys指令格式(1)

（1）R-format
5-bit rs 2 00010 5-bit rt 3 00011 5-bit rd 1 00001 5-bit shamt 0 6-bit funct 32

Байду номын сангаас
其它类型IP Core
/people/yangqs/xtzhsj1/Index.aspx
2009年教育部-英特尔精品课程
IP 核及在SOC中的地位(4)

IP Core设计：编码风格
编码风格（Coding Style）是基于HDL的 IP Core源码编写的指导性文档，关系到IP Core的可读性、易于集成性及其质量 编码风格一般包含几个方面的约定：文件 头和版本说明、联机注释、命名规则、可 综合编码（UCF）等

（2）I-format
lw $1, 10($2)
6-bit op 35 5-bit rs 2 00010
# $1=Memory[$2 +10]
5-bit rt 1 00011 16-bit Address/Immediate 10 0000 0000 0000 1010
100011
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.16
2009年教育部-英特尔精品课程
MiniSys指令格式详解
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.17
2009年教育部-英特尔精品课程
MiniSys指令格式详解
/people/yangqs/xtzhsj1/Index.aspx
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.11
2009年教育部-英特尔精品课程
MiniSys指令目录




算术指令－add, addu, addi, addiu, sub, subu 逻辑指令－and, andi, or, ori, xor, xori, nor, sll, srl, sra, sllv, srlv, srav 数据传送指令－lw, sw, lui 比较、条件转移指令－beq, bne, slt, slti, sltu, sltiu 无条件转移指令－j, jr, jal
add $1, $2, $3 # $1=$2+$3
6-bit op 0 000000
00000 100000
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.13
2009年教育部-英特尔精品课程
MiniSys指令格式(2)

/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.4
2009年教育部-英特尔精品课程
SOC概述（3）

设计中的关键技术

设计描述技术
Verilog HDL/VHDL/AHDL System C、C-VHDL混合描述
2009年教育部-英特尔精品课程
计算机系统综合课程设计(3)
基于MIPS32的SOC设计实践(上)
(Verilog+Quartus Ⅱ+Cyclone版)
主讲 杨全胜
东南大学计算机科学与工程学院
/people/yangqs/xtzhsj1/Index.aspx
/people/yangqs/xtzhsj1/Index.aspx
2013-9-10
P.15
2009年教育部-英特尔精品课程