如果负载阻抗小于传输线的特性阻抗，负载试图消耗比当前源端提供
的能量更多的能量，故通过反射来通知源端输送更多的能量，这种情 况称为过阻尼。
如果负载阻抗大于传输线的特性阻抗，那么负载端多余的能量就会反
射回源端，由于负载端没有吸收全部能量，故称这种情况在尽量靠近负载端的位置加上拉或下拉 阻抗以实现终端的阻抗匹配.下图这种端接方式是简单 地在负载端加入一下拉到GROUND 的电阻RT（RT＝ Z0）来实现匹配.
3.串扰的消除 针对以上这些串扰的特性，可以归纳出几种减小串扰的 主要方法: ＊ 加大线间距，减小线平行长度，必要时可以以jog 方 式走线； ＊ 高速信号线在满足条件的情况下，加入端接匹配可以 减小或消除反射，从而减小串扰； ＊ 对于微带传输线和带状传输线，将走线高度限制在高 于地线平面10mil 以内，可以显著减小串扰； ＊ 在布线空间允许的条件下，在串扰较严重的两条线之 间插入一条地线，可以起到隔离的作用，从而减小串 扰。
2.信号过冲与振铃的消除 上图是高速信号的简化模型,Rs,Z0,RL分别表示输出阻 抗,传输线特性阻抗,输入阻抗,那麽始端反射系数和 终端反射系数分别为: Ρs=(Rs-Z0)/(Rs+Z0) ΡL=(RL-Z0)/(RL+Z0) 当RS或RL等于特性阻抗Z0时,始端反射系数或终端反射 系数为0,消除了反射或二次反射,即可以消除因反射 引起的过冲和振荡. 我们常用的方法有始,终端串联电阻匹配法,终端RC匹 配法和终端并联电阻匹配法.所有这些方法都是通过 引入新的阻抗,使输入或输出阻抗等于传输的特性阻 抗,始端或终端反射系数为0,从而消除反射带来的过 冲和振荡
差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起 的. 主要的信号完整性问题包括反射、过冲、串扰,振荡,地弹等。 *反射（Reflection）：指由于阻抗不匹配而造成的信号能量的不完全吸收，发 射的程度可以有反射系数ρ表示。 *过冲/下冲（Over shoot/under shoot）：过冲就是指接收信号的第一个峰值 或谷值超过设定电压——对于上升沿是指第一个峰值超过最高电压；对于下 降沿是指第一个谷值超过最低电压，而下冲就是指第二个谷值或峰值。 *串扰：串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的 不期望的电压噪声干扰，这种干扰是由于传输线之间的互感和互容引起的。 *振荡：在一个时钟周期中,反复的出现过冲和下冲,我们就称之为振荡。振荡根据 表现形式可分为振铃（Ringing）和环绕振荡，振铃为欠阻尼振荡,而环绕振荡 为过阻尼振荡。 *地弹（Ground Bounce）：指由于封装电感而引起地平面的波动，造成芯片地 和系统地不一致的现象。同样，如果是由于封装电感引起的芯片和系统电源 差异，就称为电源反弹（Power Bounce）。
注意:从原理上说，反射波的幅度可以大到入射电压的幅度，极性 可正可负.
2.信号反射的消除 在高速数字系统中，传输线上阻抗不匹配会引起 信号反射，减小和消除反射的方法是根据传输线 的特性阻抗在其发送端或接收端进行终端阻抗匹 配，从而使源反射系数或负载反射系数为零。 传输线的端接通常采用两种策略： （1）使负载阻抗与传输线阻抗匹配，即并行端接 （2）使源阻抗与传输线阻抗匹配，即串行端接
影响信号完整性的因素

PCB层设置、PCB材料影响传输线特性阻抗等，间接影响信号完整性； Ø 线宽、线长、线间距在高速、高密度PCB设计中对信号完整性影响较大； Ø 温度、工艺等对设计参数的影响，间接影响信号完整性； Ø 器件工作频率、速度、驱动能力、封装参数等对信号质量有一定的影响； Ø 多负载拓扑结构对信号完整性产生较大的影响； Ø 阻抗匹配、负载； Ø 电源、地分割； Ø 趋肤效应； Ø 回流路径； Ø 连接器； Ø 过孔； Ø 电磁辐射； 。。。。。。 可见，信号完整性设计的考虑因素是多方面的，设计中应把握主要方面，减少不确定 性，以下是一些常见的信号完整性现象及其产生的原因简析：
现代电子设计的挑战
信号边缘速率越来越快 片内和片外时钟速率越来越高 系统和板级SI、EMC问题更加突出
电路的集成规模越来越大 I/O数越来越多 单板互连密度不断加大 推向市场的时间不断减少 开发成本成为主要推动力 一次性设计成功的挑战
信号完整性（Signal Integrity）
常见的信号完整性现象及其产 生的原因
电平没有达到逻辑电平门限
* 负载过重 * 传输线过长 * 电平不匹配 * 驱动速度慢
常见的信号完整性现象及其产生的原因
多次跨越逻辑电平 阈值错误
*电感量过大 *阻抗不匹配
常见的信号完整性现象及其产生的原因
延 时错误（信号 建立时间不满足） *负载过重 *传输线过长 *驱动速度慢
串行端接
串行端接是通过在尽量靠近源端的位置串行插入 一个电阻RS（典型10Ω到75Ω）到传输线中来实 现的，如下图所示。串行端接是匹配信号源的阻 抗，所插入的串行电阻阻值加上驱动源的输出阻 抗应大于等于传输线阻抗（轻微过阻尼）。即
2.信号过冲和振荡的产生与消除
1.信号过冲和振荡的产生 高速信号产生过冲和振荡有两方面的原因:长线传输和传输线的不 均匀.传输高速信号时,传输线当作分布参数处理,即以电阻,电感,电 容组成的具有分布参数的电路加以处理.传输过程中的任何不均匀 (如阻抗变化,直角线)都会引起信号的反射.当信号推进到终端时,如 果终端负载与传输线的特性阻抗不匹配,就会造成信号的反射,从而 形成多次 反射.多次反射的结果对数字信号表现为上升沿,下降沿的 振铃和过冲
2.串扰的特性：
＊ 串扰是线间的信号耦合，在串扰存在的信号线中， 干扰源常常也是被干扰对象，而被干扰对象同时 也是干扰源； ＊ 串扰分为后向串扰和前向串扰两种，传输线上任 意一点的串扰为二者之和。对于有着理想的地平 面的带状传输线，由于它对于感性耦合和容性耦 合有着很好的平衡，因此感性耦合与容性耦合产 生的电流大小相等、方向相反，从而使得前向串 扰相互抵消，反向串扰相对加强。而对于非理想 地平面或微带传输线，由于感性耦合的影响要大 于容性耦合，从而使得前向串扰极性为负幅值大；
常见的信号完整性现象及其产生的原因
上冲/下冲 *高速、大电流驱动 *阻抗未匹配 *电感量过大
常见的信号完整性现象及其产生的原因
振铃（不单调） *传输线过长 *串扰 *多负载 *阻抗不匹配
主板硬件开发流程简介&信号完整性 测试的嵌入
Bad signal capture vs Good signal.
3.串扰的产生与消除
1.串扰的产生 串扰是由电磁耦合形成的，耦合分为容性耦合和感性耦 合两种。容性耦合是由于干扰源（Aggressor）上的电 压变化在被干扰对象（Victim）上引起感应电流从而导 致的电磁干扰，而感性耦合则是由于干扰源上的电流变 化产生的磁场在被干扰对象上引起感应电压从而导致的 电磁干扰。因此，信号在通过一导体时会在相邻的导体 上引起两类不同的噪声信号：容性耦合信号与感性耦合 信号
信号完整性分析
引言
高速电路的含义：频率高，通常认为如果数字逻辑电路设计的频
率达到或者超过20MHz~33MHz，而且工作在这个频率的电路已 经占整个电子系统一定的份量（例如三分之一），则称为高速电 路设计。 高速信号的含义：是指数字信号的上升与下降（或称信号的跳变） 非常之快，当信号的上升时间小于6倍（有说4倍）信号传输 延 时（电长度）时即认为信号是高速信号。
＊ 串扰大小与线间距成反比，与线平行长度成正比； ＊ 串扰随电路中负载的变化而变化，对于相同的拓扑 结构和布线情况，负载越大，串扰越大； ＊ 串扰与信号频率成正比，在数字电路中，信号的边 沿变化（上升沿和下降沿）对串扰的影响最大，边沿 变化越快，串扰越大； ＊ 反向串扰在低阻抗驱动源处会向远端反射； ＊ 对于多条平行线的情况，其中某一线上的串扰为其 它各条线各自对其串扰的综合结果，某些情况下，串 扰可以对消； ＊ 对于传输周期信号的信号线，串扰也是周期性的
Bad.
Unable to be analyzed.
Good !! See clearly and able to analyze.
Glitch
Noisy Levels
Overshoot & Ringback
Ringing
Undershoot & Ringback
Skewing
Flight Time
The End
信号完整性 就是指电路系统中信号的质量，如果在要
求的时间内，信号能不失真地从源端传送到接收端， 我们就称该信号是完整的。 信号完整性解决的是信号传输过程中的质量问题，尤 其是在高速领域，数字信号的传输不能只考虑逻辑上 的实现，物理实现中数字器件开关行为的模拟效果往 往成为设计成败的关键。
主要的信号完整性问题
1.反射的形成与消除
1.反射的形成
传输线上的阻抗不连续会导致信号反射，我们以图所示的理想 传输线模型来分析与信号反射有关的重要参数。图中，理想 传输线L 被内阻为R0 的数字信号驱动源VS驱动,传输线的特性 阻抗为Z0，负载阻抗为RL
由上图可知负载反射电压系数ρL 计算公式如下: ρL=(RL-Z0)/(RL+Z0) 串联Q为WL/R， 并联为R/wL 1.由上式可见，-1≤ρL≤+1，且当RL＝Z0 时,ρL＝0， 这时就不会发生反射。即只要 根据传输线的特性阻 抗进行终端匹配，就能消除反射; 2.当RL<Z0 时，ρL<0，处于过阻尼状态，反射波极性 为负; 3.当RL>Z0 时，ρL>0，处于欠阻尼状态，反射波极性 为正.