PIT 模块译：
翻译来自MC9S12X128英文原文PDF.P347-P357 PIT 块结构图：
PIT0中断向量66,
1->67,
2->68,
3->69
PIT 相关寄存器详解： 1、 PITCFLMT ：寄存器基本控制和基本时钟加载控制寄存器（8位）
1：PIT 使能
PITSWAI: 0：等待模式下仍然工作
1：等待模式下不工作 PITFRZ: 0：冻结模式下仍然工作
1：冻结模式下不工作
PFLMT1: 写1强制加载基本定时计数器1，写0无效，读也总为0 PFLMT0:
同PFLMT1
2、 PITFLT ：PIT 计数器强制加载定时器寄存器（8位）
PFLT[3:0]写1相对应的16位计数寄存器会立即载入相对应的16位计数加载寄存器（PITLDn）中的值。
3、PITCE：PIT通道使能存器（8位）
PCE[3:0]:如果PITE已经使能，对寄存器PCEn写1后，每输入一个时钟相对应的计数寄存器
开始递减，写0无效。
4、PITMUX：PIT基本时钟通道选择寄存器（8位）
PMUX[3:0]:对PMUXn写1，则对应定时器通道选择基本时钟1作为输入，写0则选择基本时
钟0为输入。
5、PITINTE：PIT定时中断使能寄存器（8位）
PINTE[3:0]：对PINTEn写1，当相对应的计数寄存器和基本计数寄存器归0时，产生中断请求，否则无效。
6、PITTF：PIT时钟输出标志寄存器（8位）
7、PITMTLD0-1：PIT基本时钟计数器预加载寄存器（8位）
会被加载到基本定时器n，无论什么时刻PFLMTn置“1”会立即更新基本定时器寄存器的值.
8、PITLD0–3：PIT0-3计数器预加载寄存器（16位）
PITLD0-3的值用来加载到相对应计数器0-3的寄存器中。
当相应通道计数器归零时，或PITFLT寄存器中相应的强制加载位置“1”时，PITLDn中的值将会被立即加载到PITCNTn。
9、PITCNT0–3：PIT0-3计数寄存器（16位）
变计数周期。
SPI模块译：
翻译来自MC9S12X128英文原文PDF.P433-P458
1、SPICR1：SPI控制寄存器1（8位）
SPIE:SPI中断使能控制位——如果SPIF置位（数据接收标志）或MODF置位（模式错误标志），这一位使能中断请求。
0：SPI中断无效
1：SPI中断使能
SPE:SPI工作使能0：SPI无效
1：SPI使能，开始工作
SPTIE:SPI传输中断使能——这一位使能SPI中断请求（如果SPTEF标志位使能）。
0：标志位SPTEF中断无效
1：标志位SPTE中断使能
MSTR:SPI主从控制位0：SPI工作在从机模式
1：SPI工作在主机模式
CPOL:SPI时钟极性设置0：CLK在活跃是为高，闲置时为低
1：和0时相反
CPHA:SPI时钟相位设置0：在奇数个时钟边沿采样
1：在偶数个时钟边沿采样
SSOE:SPI从模式输出控制0：从模式输出无效
1：从模式输出使能
LSBFE:数据传输方式设置0：高位在前（暂未测试）
1：低位在前
2、SPICR2：SPI控制寄存器2（8位）
1：16位数据宽度
MODFEN：故障模式使能位——如果SPI工作在主模式，该位种为0，SS引脚没有使用。
否则配置如下。
BIDIROE：双向模式输出寄存器控制0：输出缓冲无效
1：输出缓冲使能
SPISWAI：SPI等待模式下控制0：在等待模式下时钟正常
1：在等待模式下时钟停止
SPC0：方向控制位0：单项模式
1：双向模式
3、SPIBR：SPI波特率控制寄存器（8位）
4、SPISR：SPI状态寄存器（8位）
SPIF:收到数据时置位，也用作中断标志位。
SPTEF:SPI传输数据标志位0,表示数据寄存器非空，1表示数据寄存器为空，也可用作中断标志。
MODF:模式错误标志位，产生错误是该位自动置位。
5、SPIDRH：SPI数据寄存器高位（8位）
在8位SPI模式下不可用，16位模式下和SPIDRL构成16位寄存器。
6、SPIDRL：SPI数据寄存器低位（8位）
7、
在16位模式下和SPIDRH构成16位寄存器。
SPI附表1：
PA模块译：
翻译来自MC9S12X128英文原文PDF.P477-P479
1、PACTL：PA控制寄存器（8位）
PAMOD：工作模式控制位0：事件计数模式1：门计数模式
PEDGE:边沿控制寄存器与PAMOD配合控制输入模式
CLK[1:0]：输入时钟选择控制
PAOVI：定时器溢出中断使能位---当PA计数器从0xffff溢出到0x0000 是是否请求中断控制。
0：无效1：使能
PAI：输入中断使能---当输入引脚出现设定的信号是，是否产生中断请求控制。
0：无效1：使能
2、PAFLG：PA标志寄存器（8位）
如果溢出中断PAOVI使能，则产生中断。
写1清除该标志位。
PAIF：当ICO7引脚检测到选择的输入时钟边沿时，该标志位置一，如果中断控制位PAI使能，则产生中断。
写1清除该标志。
3、PACNTL：PA计数器寄存器低位（8位）
4、PACNTH：PA标计数寄存器高位（8位）
在门计数模式时对所选择的时钟计数值。
AD模块译：
翻译来自MC9S12X128英文原文PDF.P267-P292
1、ATDCTL0：ATD控制寄存器0（8位）
2、ATDCTL1：ATD控制寄存器1（8位）
3、ATDCTL2：ATD控制寄存器2（8位）
4、ATDCTL3：ATD控制寄存器3（8位）
5、ATDCTL4：ATD控制寄存器4（8位）
6、ATDCTL5：ATD控制寄存器5（8位）
7、ATDSTAT0：ATD状态寄存器0（8位）
8、ATDCMPE：ATD比较使能寄存器（8位）
9、ATDSTAT2：ATD状态寄存器2（8位）
10、ATDDIEN：ATD输入使能寄存器（8位）
11、ATDDRn：ATD转换结果寄存器n（0-15）（16位）
左对齐时：
右对齐时：
PIM模块译：(外中断)PH端口寄存器
翻译来自MC9S12X128英文原文PDF.P109-P109
2014年12月21---------CQNU-LiuHuan
12、PTIH：PH输入寄存器（8位）
13、
PTIHx：读寄存器时总是返回和外部引脚相同的状态14、DDRH：PH端口方向控制寄存器（8位）
DDRHx：当寄存器为1时关联的端口IO被配置为输出
当寄存器为0时关联的端口IO被配置为输入15、RDRH：PH端口输出减小驱动配置寄存器（8位）
RDRHx：该寄存器只有在端口配置为输出时有效
当寄存器为1时关联的端口IO被配置为弱输出
当寄存器为0时关联的端口IO被配置为全力输入
16、PERH：PH端口输入上拉配置寄存器（8位）
PERHx：该寄存器只有在端口配置为输入时有效
当寄存器为1时输入上拉使能
当寄存器为0时输入上拉无效
17、PPSH：PIM极性控制寄存器（8位）
PPSHx：当寄存器为1时低电平触发或上升沿触发
当寄存器为0时高电平触发或下降沿触发18、PIEH：PIM中断使能寄存器（8位）
PPSHx：当寄存器为1时允许外部触发中断
当寄存器为0时禁止外部触发中断
19、PIFH：PIM中断标志寄存器（8位）
PPSHx：当寄存器为1时请求触发中断。