习题1外设接口有通用I/O接口、串行接口、串行外设接口、CAN总线接口、外部总线接口、模数转换接口。
片内外设有事件管理器模块，模数转换模块、串行通信模块、串行外设接口模块、CAN总线模块。
复位后，置MP/MC 引脚为高电平可以选择外部程序存储器。
可扩展的外部存储器总共有192KW空间，由64KW程序存储空间、64KW数据存储空间、64KW I/O寻址空间三部分组成。
2407片内有10位A/D转化器，最小转换时间500ns.程序存储器SARAM 32KW，起地址范围是0000~0FFFFH.若访问了非法保留的空间，DSP会产生NMI中断。
内核电压是3.3V，I/O口电压是3.3V存储器映射寄存器大部分应设在数据存储器空间中。
外部数据存储器选通引脚DS 低电平有效；外部程序存储器选通引脚PS 低电平有效；外部I/O空间选通引脚IS 低电平有效。
2407是16位定点DSP芯片。
运行的最高时钟频率是40MHz,单机器周期是25ns.片内FLASH是32KW;其数据总线为16根；其地址总线为16根。
习题2可屏蔽中断分两级管理的。
流水线的4个独立操作阶段是取指，译码，取操作数，执行。
PM位移位（乘积移位）的方式是：PM=00:乘积不移位即送到CALU或数据存总线；PM=01:将乘积左移一位，这时实现小数算术运算或小数乘积的调整非常有用；PM=10:将乘积左移四位，这时实现小数算术运算或小数乘积的调整非常有用；PM=11:可使乘积右移六位程序地址产生逻辑使用的硬件有：程序计数器、程序地址寄存器、堆栈、微堆栈和重复计数器。
输入定标部分的作用：输入定标部分把来自存储器的16位数据移位调整后送到32位的CALU中央算术逻辑部分的组成：由中央算数逻辑单元、32位累加器和输出数据定标移位器组成进位位C的进位方式：当相减产生错位，相加不产生进位时，进位C清零；当相加产生进位，相减不产生借位时，进位位C置一软件非屏蔽中断有：INTR,NMI,TRAP.非屏蔽中断有：硬件非屏蔽中断和软件非屏蔽中断应用微堆栈的一些指令：BLDD,BLPD,MAC,MACD,TBLR,TBLW.常见的片内外设模块名称：事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、CAN总线模块影响中断响应延时的因素是：外设同步接口时间、CPU响应时间和IRS转移时间中央处理单元(CPU)包括：输入定标部分、乘法部分、中央算术逻辑部分、辅助寄存器算术单元和状态寄存器2407有8级硬件堆栈，默认状态下，STACK段的大小是400字2407有1级，16位宽的硬件微堆栈。
2407中，ARO作为间接寻址寄存器，可寻址的数据存储器空间是64KW,寻址的地址空间范围是0000H~0FFFFH2407有8个辅助寄存器。
2407的RS信号为低电平系统复位。
DSP有16位地址总线，通过该地址总线可访问3个可独立访问的空间，分别是：程序存储器64KW，数据存储器64KW，输入/输出空间64KW.2407中，有3个DARM块，分别是B0,B1,B22407中，B0 DARAM块可配置成数据存储单元或程序存储单元。
2407中，DARAM共有544字。
2407中，数据存储器分为512页，数据页面指针DP的取指范围是0~511优先级最高的中断是复位中断。
如果DP=8，可访问的数据存储器范围是0400~047FHCPU提供了6个可屏蔽中断。
DSP采用一个16*16位的硬件乘法器，可以在1个机器周期内产生一个32位的乘积结果的有符号数或无符号数。
（选择）数据存储器中存储的最大的有符号正整数是7FFFH.（选择）当OVM=0时，（ACC)=80000000H,执行ABS指令，则ACC的值为80000000H（选择)2407中，有两个外部引脚XINT1和XINT2,可以是上升沿或者下降沿产生中断。
（选择）重复计数器RPTC是8或16位。
（选择）XF态位可以是硬件引脚(选择）2407中，PREG寄存器是32位的习题3简述几种指令寻址方式并举例说明：三种寻址方式：立即寻址，直接寻址，间接寻址立即寻址：RPT #99直接寻址：ADD 9H，5间接寻址：ADD*+,8,AR4（选择）2407中，应用外部总线扩展I/O口空间时，可应用的I/O口地址范围是0000H~FEFFH 运用汇编语言，将数据存储器0060H中的数据高八位和低八位进行交换，将结果村人0061H：LAR AR0,#60HLARP 0LACC *,8SACH *OR *+SACL *运用汇编语言，将数据存储单元006H~0067H的内容进行累加，并将结果存入006EH起始地数据存储器，先低后高：LAR AR0,#60HLAR AR1,#7LARP #0LACC #0LOO,P: ADD *+,AR1BANZ LOOP,AR0LAR AR0,#6EHSACL *+SACH *运用汇编语言，将数据存储器0060H~006FH的内容传到第四页的0070H~007FH数据存储器中：LAR AR0,#60HLAR AR1,#270HLAR AR2,#15LARP #0LOOP: LACL *+,AR1SACL *+,AR2BANZ LOOP,AR0系统时钟周期25ns,编写在XF引脚输出方波的程序段，方波信号频率为0.2MHz:STAAT: SETC XFRTP #99NOPCLRC XFRTP #99NOPB START习题52407C语言中，解释ioport 关键字的含义，并举例说明，并对所举例子简单说明：关键字的含义：定义由数据总线和地址总线扩展的外部I/O口。
例如：ioport unsigned int port0000:由数据总线和地址总线扩展的外部I/O口地址是OXOOOO240X设计以改进的哈佛结构为基础；存储空间可由三组16位的并行总线访问，分别是程序地址总线，数据读地址总线，数据写地址总线（选择）2407中，IN,OUT指令可以访问的空间是外扩的64KW I/O空间用6414分别设计2407的64K*16的数据存储器和程序存储器数据存储器程序存储器习题6看门狗复位关键字寄存器*WDKEY，写出复位看门狗语言程序段：*WDKEY=0X55;*WDKEY=0XAA;看门狗（WD)定时器的工作原理及作用：看门狗定时器模块用来监视软件和硬件操作，在软件进入不正确的循环或CPU出现暂时性异常时，WD定时器溢出以产生一个系统复位。
大多数芯片的异常操作和CPU非正常工作的情况，都能通过看门狗的功能清楚和复位。
因此，看门狗的监视功能可能增强CPU的可靠性，以确保系统运行的安全和稳定。
2407中，清WD的过程是先写入55H，再写入AAH，如果CLKOUT=40MHz,则WD最小复位时间是3.28ms看门狗定时器模块的所有寄存器都是8位的习题7通用I/O口功能和特殊功能的设置方法：MCRx(x=A、B、C)相应的位是1，设置成特殊功能；MCRx(x=A、B、C)相应的位是0，设置成I/O功能.DSP共有6个数据和方向控制寄存器PXDATDIR,其功能是高八位决定相应的引脚是输入还是输出，低八位为输出方式时相应的引脚输出电平或输入方式相应的引脚电平。
通用I/O口配置成输入或输出的方法：PxDATDIR(x=A,B,C,DE,F)高8位：0：配置相应的引脚为输入方式。
1：配置相应的引脚为输出方式。
低8位：高8位为0，即为输入式。
0：读相应引脚的值为低电平。
1：读相应的引脚为高平。
低8位：高8位为1，即为输出式；0：置相应引脚的输出为低电平。
1：置相应引脚的输出为高电平。
某系统设计中需要应用到串行通信，外部中断1，并且A口的高5位为输出，初始化后，A口的高5位为输出高电平，B口为输入，初始化之后读入B口状态为低电平，编写通用I/O口A,B口的初始化程序：*MCRA=0X07;*PADATDIR=0XF8F8:*PBDATDIR=0X00;2407有6组数字量I/O端口，分别是A~F,共40个I/O口习题82407中，输入正交编码脉冲电路的两路相位相差90°的方波脉冲，是如何实现四倍频计数的：两列正交输入脉冲的两个边沿都被正交编码脉冲电路计数，因此产生的时钟频率是每个输入序列的4倍，并把这个时钟作为通用定时器2或4的输入时钟。
2407中，连续增减计数模式与定向增减计数模式的主要区别是：连续增减计数模式下计数方向不受引脚TDIRA的状态影响。
2407中，PWM中死区单元的作用：用于保证在任何情况下，每个比较单元相关的2路PWM输出，控制一对正向导通和负向导通设备时没有重叠，即在一个器件未完全关断时，另一个器件不导通。
通用定时器产生的中断有以下几种：上溢，下溢，比较匹配，周期匹配。
DSP事件管理器所包含的模块：通用定时器GP,比较单元，捕获单元CAP，正交编码脉冲电路QEPDSP事件管理器中断组分3组，分别是中断组A,B,CDSP通用定时器有以下几种工作模式：停止/保持模式，连续增计数模式，连续增减计数模式，定向增减计数模式。
应用捕获单元应该注意：（1）不知都捕获对象宽度时，应尽量使用定时器定时最长，如不倍频或128预分频；（2）如超过DSP的最大捕获时间，则用定时器溢出的方法再加软件计数；（3）TMS3202407为3.3V供电，因此捕获引脚输入电平应不超过3.3V(初始化）通用定时器1工作在连续增减计数模式下，预分频系数为128，定时器使能，比较使能，采用内部时钟源，定时器的周期寄存器的值为1000H,计数器初值为0，运用C语言编写定时器1的初始化程序：*GPTCONA=0X41;*TIPR=0X4000;*TICMPR=0X1000;*TICNT=0X0;*TICON=0X0F4E;连续增减计数模式下产生对称的脉宽调制波形；连续增计数模式下产生非对称脉宽调制波形。
运用PWM单元可以产生非对称的脉宽调制波形和对称的脉宽调制波形。
PWM单元的可编程死区时间是0~16微秒PWM单元最小死亡区时间为1个时钟周期。
每个捕获单元都有一个专用的16位的2级FIFO栈，称为顶层栈和底层栈。
正交编码脉冲电路的时基可由通用定时器2或4提供，通用定时器必须工作在定向增/减计数模式下。
捕获单元可定义的跳变检测方式有上升沿，下降沿，上升或下降沿每个事件管理器都有一个QEP电路，QEP电路的外部输入引脚与输入捕获引脚共享，在使能QEP功能时，必须禁止捕获功能。
对于EVA，使用的是通用定时器2，对于EVB,使用的是通用定时器4，且通用定时器必须工作在定向增减计数模式下，并以正交编码脉冲电路作为时钟输入源。
DSP具有4个通用定时器，都采用16位计数器，计数范围是65536个脉冲。
PWM单元的死区单元是3个4位减计数定时器。