1. 什么是总线判优？为什么需要总线判优？答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占用总线。

因为总线传输的特点就是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。

1. 什么是总线通信控制？为什么需要总线通信控制？答：总线通信主要解决双方如何获知传输开始和传输结束，以及通信双方如何协调配合。

因为总线时众多部件共享的，在传送时间上只能用分时方式来解决，所以通信双方必须按某种约定的方式进行通信。

1. 什么是总线标准？为什么要制定总线标准？答：总线标准是国际公布或推荐的互联各个模块的标准，这个标准为各模块互联提供一个标准界面（接口），这个界面对两端的模块都是透明的，即界面的任一方只需根据总线标准的要求来完成自身一方接口的功能，而不必考虑对方与界面的接口方式。

制定总线标准使系统设计简化，便于模块生产批量化，确保其性能稳定，质量可靠，实现可移化，便于维护等，较好的解决了系统、模块、设备与总线之间不适应、不通用及不匹配等问题。

1.计算机中采用总线结构有何优点？答：计算机中采用总线结构便于故障诊断与维护，便于模块化结果设计和简化系统设计，便于系统扩展和升级，便于生产各种兼容的软、硬件。

1. 串行传输和并行传输有何区别？各应用于什么场合？答：串行传输是指数据在一条线路上按位依次进行传输，线路成本低，但速度慢，适合于远距离的数据传输。

并行传输是每个数据位都有一条独立的传输线，所有的数据位同时传输，其传输速度快、成本高，适应于近距离、高速传输的场合。

1. 存储芯片内的地址译码有几种方式？试分析它们各自的特点及应用场合。

答：存储芯片内的地址译码有两种方式，一种是线选法，适用于地址线较少的芯片。

其特点是地址信号只须经过一个方向的译码就可以选中某一存储单元的所有位。

另一种是重合法（双重译码），适用于地址线较多的芯片。

其特点是地址线分成两组，分别经行、列两个方向译码，只有行、列两个方向均选中的存储元才能进行读／写。

1. 简述主存的读／写过程。

答：主存储器的读出过程是：CPU先给出地址信号，然后给出片选（通常受CPU访存信号控制）信号和读命令，这样就可以将被选中的存储单元内的各位信息读至存储芯片的数据线上。

主存储器的写入过程是：CPU先给出地址信号，然后给出片选信号和写命令，并将欲写入的信息送至存储器的数据线上，这样，信息便可写入到被选中的存储单元中。

1. 为什么多体结构存储器可以提高访存速度？答：多体结构存储器将存储器分成若干个（m个）独立的模块，每个模块的容量和存取周期均相等，且它们可独立地进行读写操作。

若将这些独立的模块按高位交叉编址，而且使不同的请求源同时访问不同的模块，便可提高访存速度。

此外，若将这些独立的模块按地位交叉编址（即摸m编址），便可使存储器在不改变存取周期的前提下，增加存储器的宽带。

对m个模块而言，存储器的宽带可提高到m 倍。

1. 提高访存速度可采用哪些措施？简要说明之。

答：提高访存速度可采用三种措施。

（1）采用高速器件，选用存取周期短的芯片，可提高存储器的速度。

（2）采用Cache，CPU将最近期要用的信息先调入Cache，而Cache的速度比主存快得多，这样CPU每次只需从Cache中取出（或存入）信息，从而缩短的访存时间，提高了访存速度。

（3）调整主存结构，如采用单体多字结构（在一个存取周期内读出多个存储字，可增加存储器的宽带），或采用多体结构存储器。

1. 指令中有哪些字段？各有何作用？如何确定这些字段的位数？答：指令中有三种字段：操作码字段、寻址特征字段和地址码字段。

操作码字段指出机器完成某种操作，其位数取决于指令系统的操作种类。

寻址特征字段指出该指令以任何方式寻找操作数的有效地址，其位数取决于寻址方式的种类。

地址码字段和寻址特征字段共同指出操作数或指令的有效地址，其位数与寻址范围有关。

2. 在寄存器-寄存器型，寄存器-存储器型和存储器-存储器型三种指令中，哪类指令的执行时间较长？哪类指令执行时间较短？为什么？答：这三类指令中寄存器-寄存器指令执行速最快，存储器-存储器指令执行最慢。

因为前者两个操作数都在寄存器中，后者两个操作数都在存储器中，而访问一次存储器所需的时间比访问一次寄存器所需的时间长的多。

2.什么是指令周期？指令周期是否有一个固定值？为什么？答：指令周期是CPU每取出并执行一条指令所需的全部时间，也即CPU完成一条指令的时间。

由于各种指令操作功能不同，因此各种指令的指令周期是不同的，指令周期的长短主要和指令在执行阶段的访存次数和执行阶段所需要完成的操作有关。

2.根据CPU访存的性质不同，可将CPU的工作周期分为哪几类？答：根据访存性质不同，CPU的工作周期可分为取指周期、间址周期、执行周期和中断周期四类。

他们访问的目的分别是取指令、取有效地址、取（或存）操作数及将程序断点保存起来。

2.中断周期前和中断周期后各是CPU的什么工作周期？中断周期完成什么操作？答：CPU中断周期前为执行周期，中断周期后为取指周期。

中断周期完成下列操作：保存程序断电；硬件关中断；将向量地址送至程序计数器（硬件向量法）或将中断识别程序入口地址送至程序计数器（软件查询法）。

2.存储器中若干数据类型：指令代码、运算数据、堆栈数据、字符代码和BCD码，计算机如何区别这些代码？答：CPU在取指阶段从存储器取出的信息为指令代码。

CPU在执行阶段从存储器取出的可以是运算数据、字符代码或BCD码，具体是哪一种信息与指令的操作码有关。

凡是根据堆栈指示器SP所指示的地址访存是所获得的数据即为堆栈数据。

2.指令流水线和运算流水线结构有何共同之处？答：指令流水线和运算流水线的共同点是：由于相邻两端在执行不同的操作，所需的时间可能不相同，因此在相邻两端之间必须设置锁存器或寄存器，以保证在一个时钟周期内流水线各段的输出信号不变。

2.在三个过程段的浮点加法运算流水线中，假设每个过程段所需的时间分别是60ns、90ns、70ns，试求三级流水线加法器的加速比。

答：在浮点加法器三级运算流水线中，其时钟周期至少为90ns。

如果采用同样的逻辑电路，而且是非流水线方式，则浮点加法所需的时间是（60+90+70）ns=220ns。

故三级流水的浮点加法器的加速比约为220/90≈2.4.2.与各中断源的中断级别相比，是否可以说CPU（活主程序）的级别高，为什么？答：与各个中断源的中断级别相比，不能说CPU（主程序）的级别最高。

因为在主程序执行时，若有I/O请求或有硬件等反面的故障（若他们未被屏蔽），都可以中断主程序的执行，因此CPU的级别并不是最高的。

2.什么事中断隐指令？它有哪些功能？答：中断隐指令是指令系统中没有的指令，它由CPU在中断响应周期自动完成。

其功能是保护程序断点、硬件关中断、向量地址送PC（硬件向量法）或中断识别程序入口地址送PC（软件查询法）。

2.可屏蔽中断的处理过程：CPU在指令的最后一个时钟周期开始检查是否有中断根据优先级别先检查软件中断，在检查NMI中断，然后后检查INTR中断，最后检查单步中断，每一条指令结束后都作上述检查，除INTR中断外，内中断、NMI和单步中断均不占用总线周期如果存在中断则：1.中断类型乘以4，作为中断向量表的指针2.保存标志寄存器FLAG3.清除IF和TF4.保存CS及IP（进栈操作）5.从中断向量表中获取中断程序的入口地址6.使TF、IF=1，并执行中断7.中断返回1、简述冯．诺依曼计算机的主要特点。

一、由控制器，运算器，存储器，输入设备，输出设备组成二、采用二进制三、指令组成的程序可以修改四、指令由操作码和地址码组成五、指令在存储器中按执行顺序存放六、机器以运算器为中心2、解释Cache的工作原理和地址映像方法。

直接映像法，全相联映像法，阻相联映像法3、简述产生片选信号线选法和译码法用线选法来产生片选信号，用一条地址线直接接到芯片上作为片选信号译码法用片上地址以外的所有高位地址经过译码器产生片选信号3、CPU在处理终端过程中，有几种方法可以找到中断服务程序的入口地址？举例说明。

（1）硬件向量法：由硬件电路产生对应某个中断源的向量地址，在向量地址存储单元内可设一无条件转移指令，指向终端服务成为那个徐的入口地址。

(2）软件查询法：在主存中有一段中断识别程序，它通过程序判断是哪个中断源提出请求，并转至相应的中断服务程序入口地址。

4、CPU在处理中断过程中，有几种方法可以找到中断服务程序的入口地址？举例说明。

有两种方法：①通过中断向量的方式找到②在中断服务程序中对中断申请的查询例：以通过中断向量的方式：在CPU响应中断时，中断控制器将中断向量送给CPU，CPU 根据中断向量查找中断向量表，找到对应的中断服务程序入口地址。

6、简述中断处理过程，指出其中那些工作是由软件实现的？①中断响应②执行中断服务程序③中断返回硬件：断点地址的保护和中断服务程序入口地址的寻址软件：对CPU寄存器内部的保护，中断屏蔽7、IO设备与主机信息传送的控制方式有哪几种，其特点如何？①查询方式②中断方式③DMA方式查询方式：信息交换完全由主机执行，程序控制I/O操作完全处于CPU指令控制之下。

中断方式：外部设备在完成数据传送准备工作后，主动向CPU提出传送请求，CPU暂停原执行的程序，转向信息交换服务程序。