32位线性地址的生成：
先把16位选择符装入段寄存器，相应电路根据13位 × 段号索引值确定出8192个描述符中的一个，然后把描述 符的64位内容装入段描述符寄存器，最后从段描述符寄 存器中取出32位段基址与32位偏移量相加。
第3章
存储器及其接口
保护虚地址方式下的32位物理地址形成
段描述符表 16 位 地 址 64位描述 符寄存器 32位 偏移量
第3章

存储器及其接口
3. 存储器管理技术：分段和分页
分页：多用于虚拟存储器管理

分页（Why ?）
在cpu中设置分页机制是由计算机的实际系统决定的。如： 内存条仅512M~1G等，实际配置的物理存储器与系统能寻址 的4G线性空间少，在把46位的虚拟地址转换成32位线性地址 时，这32位的线性地址未必恰好有合适的内存支持。
32位线性地址=32位段基址+32位偏移量

生成物理地址由MMU的分页部件完成，基址是20位的页基址，偏 移量12位
32位物理地址=20位页基址×1000H+12位偏移量
（3）由于段寄存器只有16位，在生成线性地址时，32位段 基址只能放在存储器中，为此引入“描述符 （Descriptor)”的概念

数据线的连接 控制线的连接：

一般M/IO、RD、WR、READY等按照控制的实际 要求接到存储器的相应位置； 存储器的控制输入线除片选信号CS（或CE）接片 选地址译码器输出外，其余常和cpu的控制线直接 相连或接地。

第3章
存储器及其接口
2.存储器地址译码法
片选控制译码器：对高位地址译码后产生存储器芯片片选信号

分段利用描述符把虚拟地址转换位线性地址；分页 利用页目录和页表将线性地址转换为物理地址。

处理器将线性地址空间划分为固定大小的页面，在内存中 建立一个页目录和一套页表，用于保存页面的映射信息。 虚拟存储器和物理存储器都被划分成同样尺寸的页（通常 是4KB）。

第3章
存储器及其接口
分段：实质是把虚拟空间和线性空间划分成若干个段，
第3章

存储器及其接口
2. 保护虚地址模式
“描述符” （Descriptor）
描述符：
是一种存放在内存条中的数据结构，一个描述符由 64位二进制组成（其中包含32位段基址）
8K（=8192）个描述符集合成一个“描述符表”
从描述符表中寻址一个描述符需要13位地址，通常 16位选择符(即段寄存器）的D15～D3专门用于存放13位 地址信号（称“段号索引ID”）
线选结构示意图
第3章
存储器及其接口
例题3.1 使用16K×8位ROM芯片组成64K×8位存储器，CPU使用8088 （方法一：线选法）
XX00 0100 0000 0000 0000 XX01 0000 0000 0000 0000 XX00 1000 0000 0000 0000 XX10 0000 0000 0000 0000

RAM由地址译码器、 存储矩阵和读写控制电 路三部分组成。它能对 任意一个地址单元进行 读写操作。 SRAM存储单元为R–S 触发器 。如六管 CMOS静态存储单元
是一个1K×4位的SRAM 4096个六管存储元电路排成了64×64的矩阵 SRAM存储器组成 地址线A3－A8用于行译码，A0,A1,A2,A9用
M1 M2 M3
中 央 处 理 器
快存
主 存
外 存
三级存储器的结构示意图
第3章

存储器及其接口
半导体存储器的分类

3.2 半导体存储器
制作工艺可分为：双极型、MOS型 存取方式可分为：SAM、RAM、ROM 双极型
ROM
掩膜ROM PROM（可编程ROM） EPROM（紫外线可擦PROM） E2 PROM（电可擦PROM） SRAM DRAM
13位 选择符
1个描述 符首址
32位 段基址
+
低3位 为000B
+
32位 32位 线性地址 分页 物理地址 4GB 管理 物理 机制 存储器
8B 1个描述符
禁止 分页 机制
段地址可达32位，其值可以不是16的倍数，每个段的容量 可达4G，段寄存器的值不是段地址，而是段描述符在段描述 符表中的相对地址，是描述符在描述符表中的索引。
第三章 存储器及其接口

存储器概述


半导体存储器
内存的管理


存储器接口技术
主存储器接口

高速缓冲存储器接口
第3章
微
型

存储器及其接口
3.1 概述
存储器：计算机中存放指令和数据的设备。
要求：容量大、速度快、成本低 但这三者在同一个存储器中不可兼得

计
算
机
接 口 技 术
解决：采用分级存储器结构，通常将存储器分为高速 缓冲存储器、主存储器和外存存储器三级。

第3章

存储器及其接口
3. 存储器管理技术：分段和分页
分段：完成逻辑地址到线性地址的转换

对存储器段内某个字或字节进行访问，程序中必须 给出逻辑地址（段选择符和偏移量）。 16位段寄存器 段描述符表
（段基址、段大小、段 访问权限和特权级）
Hale Waihona Puke 段选择符索引段描述符
段基址+段内偏移量 线性地址，此时无需分页，线性 地址直接映射到物理地址空间。
第3章
存储器及其接口
A7 A6 A5 A4 A3 A2 A1 A0 O1 O2 O3 GND
2716引脚图
1 2 3 4 5 6 7 8 9 10 11 12
3.5 主存储器接口
1. EPROM与CPU的接口
24 23 22 21 20 19 18 17 16 15 14 13
UCC A8 A9 UPP OE 输出 A10 允许 CE 片选 O7 O6 O5 O4 O3

读写速度快 “无限次”的擦写 功耗远远低于其他非易失性存储器
第3章

存储器及其接口
3.3 内存的管理
80X86物理存储器的基本存储单元为1字节，最大物理空间 为232B=4GB。Pentium以上处理器的最大物理地址空间为 64GB。 多字节数据的存放规则是低字节进入低地址，高字节进入 高地址，且低字节的地址是多字节数据的访问地址。 CPU不同的工作方式，就有不同的物理存储器寻址法：
片内地址译码电路：对低位地址译码实现片内存储单元的寻址

线选法 —— CPU寻址空间远大于存储器容量时，用高 位地址直接作为存储器芯片的片选信号，每根地址线选 通一块芯片。
A0~A9 （1）1KB
CS （2）1KB CS （3）1KB CS （3）1KB CS
1 A10 A11 A11 A13
1
1
1
第3章

存储器及其接口
2.ROM：只读存储器
PROM（Programmable ROM）
EPROM （Erasable Programmable ROM）
E2PROM（Electrically Eeasable …）
3. 快擦写存储器（Flash memory）
与普通的E2PROM的物理结构基本相同 4. FRAM（Ferroelectric RAM）铁电存储器 非易失性的RAM存储器
半导体 存储器
MOS型
RAM
IRAM FLASH
FIFO（先进先出存储器）
SAM型
CCD（电荷耦合器件） MBM（磁泡存储器）
第3章
存储器及其接口
3.2 半导体存储器
1.RAM：易失性存储器，随时可以读写

SRAM静态随机存取存储器——

特点：状态稳定，不需要刷新，速度快，驱动电 路简单 缺点：功耗大，集成度低，成本高
20位物理地址=16位段基址×10H+16位偏移量

计
算
机
接 口 技 术

32位地址线中只有20位地址线A19~ A0起作用，所以最大物 理空间只有220B=1MB 地址编号×××0 0000H~ ×××F FFFFH，4G的其它空 间没有作用。
说明：实地址方式下仅使用了1MB地址空间，并 不等于物理存储器只有1MB。
1
A14 A15 A16 A17
1
1
1
第3章

存储器及其接口
2.存储器地址译码法
全译码法 —— 除了将低位地址总线直接与各芯片的地 址线相连之外，其余高位地址总线全部经译码后作为各 芯片的片选信号。
例题3.1 使用16K×8位ROM芯片组成64K×8位存储器，CPU使用8088 （方法二：全译码法）
虚拟空间的每一个段都可以映射到线性空间的对
应段上。 分页：实质是把线性空间和物理空间都划分成若干个 页，线性空间中任何一页都可以映射到物理空间 的任何一页。
第3章
存储器及其接口
3.4 存储器接口技术
1.连接方法

地址线的连接：cpu的地址线经过地址译码器产生芯 片的片选信号。
1个存储器的多个芯片区分开；RAM和ROM区分开。
于列译码，每根列选择线同时连接4位
（
64 存 储 I/O1 器 I/O2 输入数 ） 芯 I/O3 片选：低 据控制 片 I/O4 读写控制：低电平 电平有效 为写，高电平为读 实 例 CS
WE
A3 A4 A5 A6 A7 A8
行 选 择
1
Vcc GND
• SRAM Intel 2114
64×64 CS和WE通过三态门控 存储矩阵 制数据的输入和输出
芯片214X8位 CPU 220X8位 A0~A13接芯片 A14~A19接片选地址译码