名称 计数器
译码器 电阻 电阻 电容 电容 蜂鸣器
接地端 非门 4端与门 数码管
电源
6 元器件清单 实际元件表6.1
数量 10
7
1 1 1 1 1
描述
74LS, 74LS160D
74STD, 7448N
RESISTOR, 400Ω RESISTOR, 500Ω CAPACITOR, 1uF CAPACITOR, 10nF BUZZER, BUZZER
码器、显示器构成，‘时’显示由二十四进制计数器、译码器、显示器构 成，‘分’，‘秒’显示分别由六十进制计数器、译码器、显示器构成。其 原理框图如下图3.1
进位 进位
进位
周显示器 分显示器 秒显示器 时显示器
译码器 译码器 译码器 译码器
六十进制
七进制 二十四进制 六十进制
整点报时
振荡器
分频器
图3.1
其次是要谢谢我的同学，大家一起研究，互相解决问题，从研究中 叶学习到了许多，因为大家用的都不是一样的芯片，所以就要去思考那 个芯片的功能，各个引脚的功能，知道功能才知道怎样去级联，在大家 的互相帮助下，终于完成了我们的数字电子课程设计。
参考文献
[1] 郝波.电子技术基础：数字电子技术.西安：西安电子科技大学大学 出版社，1997 [2] 彭介华.电子技术课程设计指导.高等教育出版社，2002 [3] 高吉祥：电子技术基础实验与课程设计.电子工业出版社，2002 [4] 阎石：数字电子技术基础（第四版）. 北京：高等教育出版社,2005 [5] 杨栓科：模拟电子技术基础.高等教育出版社，2003
GND
定时器
1
MIXED_VIRTUAL, 555_VIRTUAL
A1
直流电源
1
DC_POWER, 12 V
V1
7 课程设计总结
通过这次对数字电子钟的设计与制作，让我了解了电路设计的基本 步骤，也让我了解了关于数字时钟的原理与设计理念，对Mulsitim 10.0仿真软件也有了一定的了解与运用。
本次设计,让我更进一步的了解到数字钟的工作原理以及它的内部结 构。这个过程中遇到了许多问题并且通过不断的努力去解决这些问题。 在解决设计问题的同时自己也在其中有所收获。在这次课程设计中，我 学到了很多我们教科书以外的更多东西。通过网上，图书馆的资料，也 自学了一些新的芯片的有关知识，使我们了解了这些芯片的引脚功能及 使用方法。
8致谢
首先要感谢曲老师的指导，帮助了我们解决了一些问题，比如我的 这个数字钟，没有加分频电路输出的脉冲时，星期、时、分、秒的进制 都好使，都有示数，然后加上以后，半小时才走两个数，老师说这不是 电路的错误，而是和电脑CPU运行速度有关，让我从迷雾中走了出来， 曲老师帮助同学解决了一个又一个的问题，真的谢谢曲老师。
目录
中文摘要……………..…………………………………………..……….…. ………………...Ⅰ 1 设计任务描述 2
1.1 设计题目 2 1.2 设计要求 2
1.2.1 设计目的 2 1.2.2 基本要求 2 2 设计思路 2 3 设计方框图 2 4 原理图设计 3 4.1 脉冲信号产生电路 3 4.1.1 原理图 4 4.1.2波形图 4 4.1.3参数计算 5 4.2 译码和显示电路设计 6 4.2.1译码器 6 4.2.2数码管 6 4.2.3 译码器与数码管连接原理图 6 4.3秒电路和分电路设计 6 4.4 时电路设计 7 4.5星期电路设计 8 4.6 整点报时电路 9 5 工作过程分析 10 6 元器件清单 11 7 课程设计总结 12 8 致 谢 13 参考文献 14 附 录 15 A1 逻辑电路图 15 A2 印刷电路板图 15
SEVEN_SEG_COM_K
POWER_SOURCES,
参考标识
0
U14, U29, U19, U9, U31 U13, U10
U5, U6, U25, U24, U23, U16,
U15
VCC
VCC
3端与门
1
TIL, AND3
U28
2端与门
1
TIL, AND2
U20
接地端
1
POWER_SOURCES, DGND
图4.5
4.3秒电路和分电路设计
“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计 数器和一级六进制计数器连接构成，如图所示，是采用两片中规模集成 电路74LS160D串接起来构成的“秒”，“分”计数器。原理如图4.6
图4.6
4.4 时电路设计
图4.7是24进制计数器，时计数器是由两74LS160计数器串连组成 的。当时的个位计数输入端进来第十个触发信号时，自动清零，进位端 RCO向十位计数器输入端输入进位信号，当时计数器已计数到23时，若 再来一个时计数脉冲，则要求个位和十位全部置“0”。
1 设计任务描述
1.1 设计题目
数字钟
1.2 设计要求
能显示时间，秒、分、时，和星期的显示。并带有整点报时电路。
1.2.1 设计目的 （1）掌握数字钟的构成、原理与设计方法； （2）熟悉集成电路的使用方法。
1.2.2 基本要求 （1）能进行秒、分、小时计时，有独立的时间显示电路； （2）整点报时电路。 （3）显示星期。
图4.9
5 工作过程分析
本次我设计的数字钟，准确地实现了对秒、分、时、星期数字显示 的计时功能,并具整点报时功能.
本系统的设计电路由信号发生模块、计数模块、钟点译码显示电路 模块、整点报时模块、等几部分组成。首先由振荡器产生稳定的高频脉 冲信号作为数字钟的时间基准，然后经过分频器输出标准的秒脉冲（振 荡器产生的振荡频率为1000Hz，用3片74LS160D进行分频后可得到1Hz 的秒脉冲信号）。秒计数器在计满60个CP（即60秒）后，其60进位输 出作为分计数器的时钟，向分计数器进位，使分计数器计数；同样，分 计数器满60个CP(即60分)后，其60进位输出再作为时计数器的时钟， 向时计数器进位，使时计数器计数；当时计数器满24时分别把进位信号 输入到星期计数器。译码显示电路将计数器的输出状态送到七段显示译 码显示器进行译码，并通过七位LED七段显示器显示出来。整点报时是 在离整点差9秒时,通过蜂鸣器产生蜂鸣，达到预期效果。
3 设计方框图
数字计时器一般是由振荡器，分频器，计数器，译码器，显示器， 等几个部分组成。其中振荡器和分频器组成标准秒信号发生器，由不同 进制的计数器、译码器和显示器组成计时系统。 秒信号送入计数器进行计数，把累计的结果以‘星 期’，‘时’，‘分’，‘秒’的数字显示出来。‘星期’显示由七进制计数器、译
第一分频器后波形图4.2：
接第二分频器后波形图4.3：
图4.2
图4.3 接第三分频器后波形图4.4：
图4.4 4.1.3参数计算 振荡周期：T=0.7(R1+2R2)C
T=0.7(400+2*500)*0.000001=1020HZ
经过三个分频器变成1.02HZ
4.2 译码和显示电路设计
4.2.1译码器 要将“秒”、“分”、“时”、“周”的状态显示成清晰的数字符
由于自己水平有限，在本设计中所用的方案不是最好的，但我想其 中的原理是相同的，对自己的能力也得到了锻炼，认识更加深入了。使 我对已学过的电路、模电、数电等电子技术的知识有了更深一步的了 解，让我更加深刻地了解和认识到了自己的优点和不足，锻炼和培养了 自己利用已学知识来分析和解决实际问题的能力。
同时，我意识到了团队的力量是多么的大。自己困惑了许久的问题 可能被同学一语点破，大家相互讨论，设计，再讨论，表达自己不同的 观念。在整个过程中自己也得到了快乐，看见自己把上课所学的知识和 实际生活联系起来，一种小小的成就感也油然而生。
1018, U17, U8, U7, U35, U34,
U33
U3, U4, U26, U22, U21, U12,
U11
R1
R2
C1
C2
U32
虚拟元件表6.2
数量 1 5 2 7
1
描述 POWER_SOURCES,
GROUND TIL, NOT TIL, AND4
2 设计思路
数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路，一般 由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。采用 振荡器产生稳定的脉冲信号，作为数字时钟的时间基准，要求振荡频率为1HZ，为标准秒脉 冲。再由分频器分成秒时间脉冲，秒信号送入计数器进行计数，并把累 计的结果以“周”、“时”、“分”、“秒”的数字显示出 来。“秒”的显示由两级计数器74LS160和译码器7448组成的六十进制 计数电路实现；“分”的显示电路与“秒”相同，“时”的显示由两级 计数器74LS160和译码器7448组成的二十四进制电路来实现，“周”的 显示电路由计数器74LS160和译码器7448组成的七进制电路实现，所有 计时结果由7位数码管显示。并带有整点报时电路,使用蜂鸣器发生达到 报时效果。
流电源。 因为选择了频率为1000HZ的振荡器以提高计时器的精度而74LS160
计数器所需要的是1HZ的标准秒脉冲信号，这时就需要用分频器对振荡 器的固有频率进行分频。选用中规模计数器74LS160就可以完成上述功 能。
4.1.1 原理图 图4.1为数字钟震荡与分频相连接
4.1.2波形图
图 4.1
4 原理图设计
4.1 脉冲信号产生电路
多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生 器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成 分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在 这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作 脉冲信号源及时序电路中的时钟信号。要求精确的时钟源是通过555定 时器（LM555CN）实现多谐振荡，需要R1，R2和电容，并接+5V的直