实验报告
----- 李瑞辉
一、实验目的
1. 学会用逻辑图和VHDL 语言设计3-8 译码器；
2. 学会用逻辑图和VHDL 语言设计8-3 编码器；
二、实验原理
1．74148：8-3优先编码器（8 to 3 Priority Encoder）
（1）用途：将各种输入信号转换成一组二进制代码，使得计算机可以识别这一信号的作用。

（2）逻辑表达式
①使能输出端O E的逻辑方程为：
EO =I0· I1· I2· I3· I4· I5· 67· EI
②扩展片优先编码输出端G S的逻辑方程为：
GS = (I0+I1+I2+I3+I4+I5+I6+I7)· EI
③由74148真值表可列输出逻辑方程为：
A2 =(I4+I5+I6+I7)EI
A1 = (I2I4I5+I3I4I5+I6+7)· EI
A0 = (I1I2I4I6+I3I4I6+I5I6+I7)· EI
（3）真值表
INPUTS OUTPUTS
EN0N 1N 2N 3N 4N 5N 6N 7N A2 A1 A0 EO GS
1×××××××× 1 1 1 1 1
0××××××× 00 0 00 1
0×××××× 0 10 0 10 1
0××××× 0 1 10 1 00 1
0×××× 0 1 1 10 1 10 1
0××× 0 1 1 1 1 1 0 00 1
0×× 0 1 1 1 1 1 1 0 10 1
0× 0 1 1 1 1 1 1 1 1 00 1
00 1 1 1 1 1 1 1 1 1 10 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
2. 74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器
（1）用途：与编码器相反。

用一组二进制代码来产生各种独立的输出信号，这种输出信号可以用来执行不同的工作。

（2）逻辑表达式
（m i 是最小项）
（3）真值表
INPUT OUTPUT
Select Enable
C B A G1 ￣G2A G2B Y￣7Y￣6 Y￣5 Y￣4 Y￣3Y￣2 Y￣1 Y￣0
××××××0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1× 1 1
0 ××
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 0
1 1 1 1 1 1 0 1
1 1 1 1 1 0 1 1
1 1 1 1 0 1 1 1
1 1 1 0 1 1 1 1
1 1 0 1 1 1 1 1
1 0 1 1 1 1 1 1
0 1 1 1 1 1 1 1
注：
(1) 使能端G1是高电平有效；
(2)使能端G2是低电平有效，G2 = G2A AND G2B。

(3) 输出端低电平有效。

三、实验内容
1．74148：8-3优先编码器（8 to 3 Priority Encoder）（1）逻辑图( 各端口都是低电平有效)
（2）VHDL 语言
(3)波形图：
2. 74138：3-8译码器，也叫3-8解码器（1）逻辑图
波形图：
（2）VHDL 语言
波形图：
四、实验体会
基本了解了8-3编码器，3-8解码器的运行过程。