实验中央处理器的设计与实现
一、实验目的
1、理解中央处理器的原理图设计方法。

2、能够设计实现典型MIPS的11条指令。

二、实验要求
1、使用Logisim完成数据通路、控制器的设计与实现。

2、完成整个处理器的集成与验证。

3、撰写实验报告，并提交电路源文件。

三、实验环境
VMware Workstatio ns Pro + Win dows XP + Logisim-wi n-2.7.1
四、操作方法与实验步骤
1、数据通路的设计与实现
数据通路主要由NPC、指令存储器、32位寄存器文件、立即数扩展部件、ALU、数据存储器构成。

其中指令存储器和数据存储器可直接调用软件库中的ROM和RAM元件直接完成，其余部件的设计如图所示：
Cue -------
吊孙 -----------
n -ar ch
Zan [p]~
图 1.1 NPC G—--
DO
jlf* 04 4 D 04nero
&
res«l
■&
幣> >曰CXI e Q
图1.3立即数扩展部件
图 1.4 ALU
2、控制器的设计与实现
控制器的主要设计思想如图所示
图2.1控制器设计思想
通过列真值表得到控制器的两部分电路，真值表如下:
输入
000000 001101 100011 101011 000100 000010
immIC
£it£
DOO -DO ooo
n Q □□□non
UOnflO OOC
»＞：＞0 DQ 000
指令
lnst ：ruction[31：O]
OP[5:OJ
fu net [5:0]
Jump ExBp
Branch Mem Write
ALUctr * RegWrite
MemtoReg * ALUSrc
控制器
控制信号
LLLLLLLLLmM f
ZERO
A
()--
irnmmmiiiimiiiiifeiiim
IIII93 1-] * 11114444
".'O
表2.1控制器设计真值表
I —® _j —H§>
---- © "Lng>
图2.2 控制器
3、处理器的集成与验证
集成：将各个部件按要求链接，具体方式如图所示:
Linci[5 :C] p 0 0 0 0 fynptP 切
ALU-srp q
—[p 1 0)ALUdr[2:0]
4.U 时训
kjbrriaR*q 彳 B*fP # Retffihtie 人 Ms^Wrie #
frw*
庖畑|2:弘
测试汇编程序
测曄果
0x01 add r2, rl t rl R2 = 0x00000002 0x02 and r3f rl t r2 R3 = 0x00000000 0x03 or r4, rl, r2 R4 = 0x00000003 0x04 sit r5t r3t r4 R5 = 0x00000001
0x05 sub r6t r6, r5 册从。

开始递减,每次减 i 0x06 sw r6, 4(r0) 数据存储器地址为4处保存恥的值
0x07 Iw r7r 4(H)) R7 = R6
0x08 beg r6. r7r 8 晞至如Mh OxOb JO
跳转至如
图3.2寄存器对照值
图3.3寄存器实际运行值
图 3.1 CPU
验证：将指令的16进制表示输入指令存储器，运行后记录寄存器中的数 据与标准值进行对照：
-M WMOttXM 01 codoticiW)
l 闻 MOOWOT
3
r, M WOOHW :
ctrfadl ii-clj
5105)0
Wfl&Ol DOFaiQSQ
A-
mm
WZElflM 1 .odoaoi M7a2OZ3i
n 咲 u n 咲・ n^o n 迪 u
H -J *O H -JCO
i rt^o
—p
p
p p 卞 河 与
工：；订: _______________________________ t _________ E 1- ______________________________________ ■■：：：■
Y
|
由上两图对照可得CPU的功能实现成功。