锁相环的发展历史、运用和芯片介绍摘要：本文分三个部分，主要介绍了锁相环的发展历程，以及频率合成器在现代数字电路系统中的运用，最后，介绍了两块锁相环芯片：集成锁相环芯片Si4133和微波集成锁相环芯片ADF4106。

让我们对锁相技术有比较好的认识和理解。

关键字：锁相环频率合成器锁相环芯片引言：在当今数字电路高速发展的时代，集成电路的规模越来越大，集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。

所以，无论是哪一方面的电路设计，都离不开锁相技术，了解其基本的知识，能对我们理解电路有更好的帮助。

正文：（一）锁相环路的发展历史锁相技术是通信、导航、广播与电视通信、仪器仪表测量、数字信号处理及国防技术中得到广泛应用的一门重要的自动反馈控制技术。

锁相技术是实现相位自动控制的一门科学，是专门研究系统相位关系的新技术。

从30年代发展开始，至今已逐步渗透到各个领域，早期是为了解决接收机的同步接收问题，后来应用在了电视机的扫描电路中，特别是空间技术的出现，极大推动了锁相技术的发展。

近来，锁相技术的应用范围已大大拓宽了，在通信、导航、雷达、计算机直至家用电器。

与此同时，锁相技术的结构也从基本的两阶发展到了三阶甚至高阶，从单环发展到了复合强，其中鉴频鉴相器之所构成的锁相环路因其具有易于集成、锁定速度快、锁定范围宽等优点，成为如今广泛应用的一种结构。

对锁相原理的数学理论描述方面，可追溯到20世纪30年代。

1932年，在已经建立的同步控制理论基础上，Bellescize提出了同步检波理论，第一次公开发表了对锁相环路(PLL)的数学描述。

众所周知，同步检波的关键技术是要产生一个本振信号，该信号要与从接收端送载检波器的输入载波信号频率相同，否则检波器的输出信号会产生很大的误差，即接收端无法恢复出发送端所发送送信号。

而一般的自动频率控制技术中，由于有固有的频率误差而无法满足上述要求。

而要保持两个振荡信号频率相等，则必然要使这两个信号相位位差保持恒定，反之亦然，这种现象称之为频率同步或相位锁定，也是锁相技术最基本的概念和理论基础。

但当时，这一理论并未得到普遍重视，直到1947年，锁相技术才第一次得到实际的应用，被运用在电视机的水平扫描线的同步装置中。

50年代，杰费和里希廷第一次发表了有关PLL线性理论分析的论文，解决了PLL最佳化设计的问题。

60年代，维特比研究了无噪声PLL的非线性理论问题，发表了相干通信原理的论文，70年代，Lindsy和Charles在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线经理论分析，直到目前，各国学者仍在对锁相理论和运用进行着广泛而深入的研究。

由于技术上的复杂性和较高的生产成本，早期PLL的应用领域主要是在航天、精密测量仪器等方面。

直到20世纪70年代，随着集成电路的发展，开始出现集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。

如今，PLL主要应用在调制解调、频率合成、彩色电视机副载波提取、雷达、FM 立体声解码等各个领域。

随着数字技术的发展，还出现了各种数字PLL，它们在数字通信中的载波同步、位同步、相干解调等方面起重要的作用。

锁相环路的发展主要经历一下主要过程：·20世纪30年代——接收设备锁相同步控制·20世纪40年代——电视接收同步扫描·20世纪50年代——锁相接收机实现卫星通信技术·20世纪60年代——各部件制作费用昂贵,所以它的发展受限制·20世纪70年代——成为现代通信、电子技术领域中不可缺少的重要控制技术·20世纪80年代以后——数字锁相、集成锁相以及频率合成技术, 大大推动数字通信、卫星通信的发展总之,锁相环路是朝着集成化,多用化,数字化的方向发展。

（二）频率合成器在通信系统中的应用数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。

与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。

随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。

在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。

一般同步串行口通信方式的同步串行口之间的数据传输除了数据线外还必须有专门的同步时钟线，这种连接方式不但需要增加一条线路，同步性能受环境的影响还较大。

利用数字锁相环可以从串行位流数据中恢复出接收位同步时钟。

这样，串行口之间只用一根数据线就可以接收同步串行数据，简化了串行口的接口关系。

（1）频率合成器的优良性能基本的锁相环路具有如下四个突出的特性：第一是载波跟踪特性，第二是调制跟踪特性，第三是低门限特性。

第四是具有频率准确跟踪性能，易集成化,数字化第一是载波跟踪特性，无论输入锁相环路的信号是已调制或未调制，只要信号包含着载波频率成分，就可将锁相环路设计成一个窄带跟踪滤波器，跟踪输入信号载波成分的频率与相位变化，环路输出信号就是需要提取(或复制)的载波信号，这种特性称为环路的载波跟踪特性。

应该指出，载波跟踪特性包含着三重含义；一是窄带，窄带可以有效地滤除噪声与干扰，环路要是利用环路滤波器的低通特性来实现高频窄带的，这比普通的窄带滤波器要容易得多。

在高载频上，用锁相环路可将通带做到1Hz或几Hz那样窄，这是带通滤波器难以实现的。

二是跟踪，跟踪载波频率的飘移变化，可保证窄带的实现。

普通的带通滤波器无法跟踪，因此它的窄带宽度必须在频率漂移范围外。

三是可将弱载波频率成份放大为强信号输出。

由于环路输出的是振荡器的信号，它是弱载波成分的频率与相位的真实复制品，其强度比输入载波成分要大的多。

载波跟踪特性在空间应用、通信与微弱信号接收技术中有着重要与广泛的应用。

第二是调制跟踪特性，所谓调制跟踪特性，即环路有适当宽度的低频通带，使压控振荡器输出信号的频率或相位跟踪输入调频或调相信号的频率与相位变化。

运用这种特性，再与环路的低门限特性相结合，可制出低门限的调频与调相器，以及其他形式的相干解调器。

第三是低门限特性，锁相环不像一般的线性器那样，门限取决于输入信噪比，而是由环路信噪比决定。

一般环路通频带总比环路输入端的频带窄得多，较低的环路信噪比可取的低门限性能。

这样，将环路设计成窄带，就可把淹没在噪声中的微弱信号提取出来，而环路用于解调、调频、调制信号，可取得门限扩展的效果，用于解调移相键控(PSK)与移频键控(FSK)等数字调制信号，可使误码率降低。

第四是具有频率准确跟踪性能，易集成化,数字化，这个是显而易见的，这里就不多解释。

由于上述四个突出的特性，使得锁相技术在无线电领域中得到广泛的应用。

目前锁相技术已经形成一门比较系统的理论科学，它的运用遍及整个无线电通信、数字电视、广播等众多领域。

概括起来,锁相环的应用主要以下几方面：(1)时钟发生器/频率综合器。

锁相环锁定后,输出时钟频率是输入时钟频率的N倍,也就是说,锁相环可以从低频输入时钟产生高频输出时钟。

系数N是固定的称为时钟发生器,可以变化的称为频率综合器。

与石英晶体振荡器相比,用锁相环提供时钟成本低,对印刷电路板、芯片封装的带宽要求大为降低。

(2)时钟恢复。

数字通信系统中,发送端往往只发送数据流而不传输时钟信号。

接收端为了能正确地接收数据,必须从数据中恢复出同步时钟。

(3)抑制时滞效应。

时钟信号负载大,需通过缓冲器来提高其驱动能力;芯片内部有连线延迟,为了抑制时滞、提高系统的稳定性,可以采用锁相环来校准时钟。

(4)调制和解调器。

锁相环本身就是一个调频解调器,经过合理的应用,锁相环路可以作任何调制方式的调制器和解调器。

由于锁相环路结构简单,具有上述优点，性能优越等特点,具体通信中中最主要的应用范围概括起来有以下十大方面：(1)频率合成与频率变换；(2)自动频率调谐跟踪；(3)模拟和数字信号相干解调；(4)AM 波的同步检波；(5)数字通信中的位同步提取；(6)锁相稳频、倍频和分频；(7)锁相测速与测距；(8)锁相FM(PM)调制与解调；(9)微波锁相频率源；(10)微波锁相功率放大。

（三）介绍几种常用锁相环芯片在这里，我们主要介绍两种常用的典型的锁相环芯片，让我们对锁相环芯片有一个初步的认识，了解其基本工作原理。

主要介绍了集成锁相环芯片Si4133和微波集成锁相环芯片ADF4106。

（1）集成锁相环芯片Si4133的原理及应用Si4133为数字锁相式频率合成器芯片的基本模块框图如图1所示。

它包含3路PLL(锁相环路)。

每路PLL由PD(相位检测器)、LF(环路滤波器)、VCO和可编程分频器构成。

图1Si4133内部结构框图以1路PLL为例,简要介绍该芯片工作原理。

参考频率fin从XIN 脚输入,通过放大器、R分频器后,得到频率fin/R;同时,这路VCO的输出频率fout经过一个N分频器后,得到频率fout/N; 2个频率输入到PD 进行相位比较,产生误差控制电压,该误差电压经过LF可得一误差信号的直流分量作为VCO的输入,用于调整VCO的输出信号频率,使VCO 分频后的信号频率fout/N向fin/R近于相等,直至最后两者频率相等而相位同步实现锁定。

环路锁定时,PD的输入频差为0,即fin/R =fout/N, fout=Nfin/R,可以通过改变输出信号的分频系数N和参考信号的分频系数R来改变输出信号的频率。

该芯片3路PLL的VCO的中心频率由外部电感决定, PLL可在VCO中心频率±5%范围内调节输出频率。

3路PLL中2路用来进行射频输出;这2路射频PLL是时分复用的,即在一个给定时间内只有1路PLL起作用。

每路射频PLL工作时,其射频输出频率可在VCO的中心频率内调节,所以通过给相应的N分频器进行简单编程就可达到对射频输出进行控制,从而工作在2个独立的频段。

2个射频VCO中心频率最优化设置分别在947MHz和1. 72 GHz 之间以及在789MHz和1. 429 GHz之间。

3路PLL中另一路用来进行中频频率合成,该电路的VCO的中心频率可通过接在IFLA和IFLB引脚的外部电感来调整。

PLL中频输出频率可在VCO中心频率的±5%内调节。

电感数值不精确可通过Si4133的自动调节算法进行补偿。

中频VCO的中心频率可以在526 MHz和952 MHz之间调节。

如果需要,可以通过分频降低IF的输出频率。

另外,芯片使用串口编程控制,外围电路非常简单,使用方便。

○1Si4133频率源电路设计以Si4133为核心的频率源电路原理如图2所示,该电路可产生900MHz的RF(射频)信号和550MHz的IF(中频)信号。