4.试说明加法运算指令中当一个操作数为“变址寻址”时该操作数的CPU获取过程（假定地址运算在ALU中进行）。
得
分
四、计算题（每小题10分，共20分）
给出计算机执行相应运算的算法。要求：给出计算过程中所涉及到的所有参与运算数据和结果数据的规范表示。
1.设X =（- 15/64）×27，Y=（42/64）×2- 9。求X+Y的浮点运算结果。
C.异步性、实时性和设备无关性D.层次性、分散性和可控制性
5.在以下陈述中，不包含在CPU响应“可屏蔽中断”的“必要条件”中的是（D）。
A.当前指令刚执行完、未执行下一条指令B.CPU处于“开中断”状态
C.中断源有“中断请求”D.使用“向量更换技术”处理中断
6.CPU发出“微操作控制信号”关联的典型“控制方式”可有（C）。
A. 4B.5C. 6D. 7
2.设某计算机的浮点数的阶和尾数均用含一个符号位的7位补码表示，若参与运算的两个数之一的十进制形式分别为X =（- 15/ 64）×27，则其正确的浮点规格化表示应当是（A）。
A．1 0000101 0001000B.1 0000111 0001000
C.1 0000101 1111000D.1 1000101 1111000
湘潭大学2008年下学期2007级《计算机组成原理》课程考试考试时间120分钟
学院专业班级
学号姓名
题
号
一
二
三
四
五
六
七
八
总分
阅卷
教师
得
分
………………………………………………………………………………………………………………
得
分
一、选择题（每小题2分，共20分）
（1）A和C同时发出中断请求；
（2）B发出中断请求，当CPU正在执行相应的中断服务程序时，A和C又同时发出中断请求。
请分别给出在这两种“中断优先级”设定下CPU执行程序的过程示意图和屏蔽码设置情况表。
A.“手动”方式的控制端连线未拆除B.将某个输出信号接到了m1～m4
C.操作上出现了失误D.控制电路中有逻辑错误
得
分
二、填空题（每空1分，共计10分）
请基于课程内容在下列各括号中填入适当内容。要求：字迹工整、内容清晰可辨。否则，将视为答错。
1.若某机器的浮点数的阶用7位二进制移码表示，阶含一位符号位，则该机浮点数的阶以（）为模，阶的表示范围是（）～（）。
A.实验台的“时序信号”不正确B.这是正常的
C.操作不正确D.控制电路中有逻辑错误
8.在“运算器”实验中，“手动”方式已通过。但在“自动”方式下，“连续”状态下的几条指令的执行都正确，而“单指令”状态则指令执行不正确，最可能的原因是（A）。
A.“停机”信号的逻辑关系错B.操作上出现了失误
C.实验台的“时序信号”不正确D.控制电路中有逻辑错误
（1）求出所用RAM芯片的数量；
（2）给出该机的存储器地址分配（全部主存空间）；
（3）画出译码电路的逻辑图。
3.设某机器有4个“可屏蔽中断”源，分别记作A、B、C、D；机器允许多重中断。若初始的“中断屏蔽字”使“中断优先级”为A→B→C→D。出于某种需要，要求“中断优先级”被改变为C→A→D→B。
设中断请求发生的顺序是：
2.若某机器的浮点数的尾数（数符不含于其中）用8位二进制补码表示，则该机规格化浮点数的尾数的表示范围是（）～（）。
3.数字5的ASCII码为（H）。
4.已知字母A的ASCII码为41H，字母F的ASCII码为（H），f的ASCII码为（H）。
5. X =（- 15/64），[ X ]补=（），[ X ]原=（）。
9.在“运算器”实验中，“手动”方式已通过。但在“自动”方式下，只能执行“加1”指令，其他指令的执行都不正确，最可能的原因是（B）。
A.“停机”信号的逻辑关系错B.Load IR信号的逻辑关系错
C.“手动”方式的控制端连线未拆除D.操作上出现了失误
10.在“运算器”实验中，“手动”方式已通过。但在“自动”方式下，所有指令都不能执行。观测发现，此时实验台上的m1～m8都没有显示。若将接到m1～m4的部分连线拆除，m1～m8恢复正常。出现这种情况的原因最大的可能是（B）。
得
分
三、简答题（每小题5分，共20分）
请基于课程内容简要回答以下问题。要求：字迹工整，内容清晰可辨。否则视为答错。
1.试给出DRAM与SRAM在“存储元”、“读出”、组成存储器时的“外围电路”上的不同。
2.试给出两种判别补码加法溢出的方法（要求：给出逻辑表达式）。
3.试说明“主存–辅存”存储层次的系统有效性与作用模式。
2.设X = - 0. 1011，Y =0. 0111。用原码/补码一位乘法求该两数的积（补码：布斯法）。
得
分
五、综合题（每小题10分，共30分）
1.某16位机器所使用的指令格式与寻址方式如下图所示。该机的存储单元有效地址的长度为20位。机器有4个20位的“基址寄存器”、4个16位的“变址寄存器”、16个16位的通用寄存器。三种指令的汇编格式描述分别为（第一操作数为目的操作数）：
A.“微程序控制”与“硬布线控制”B.“集中式控制”与“分布式控制”
C.“同步控制”与“异步控制”D.“中央控制”与“局部控制”
7.在“运算器”实验的“自动”方式下，如果在“送指令”的过程中“指令寄存器”IR（设其输出已接到LED上）和SA所接LED上同时显示出设在“数据开关”上的“指令”，出现这种情况的原因最大的可能是（B）。
3.根据“总线仲裁机构”设置情况的不同，可将“总线判优控制”划分为（D）。
A.“硬件判优控制”和“软件判优控制”B.“CPU控制”和“I/O控制”
C.“统一计数控制”和“局部计数控制”D.“集中式控制”和“分布式总线控制”
4.为了满足计算机系统的高效性等要求，应使输入输出系统具有特性（C）。
A.选择性、交互性和同步性B.分时性、独立性和主设备控制性
①AB2E 3456H
270ABH
2.在某机器中，CPU的地址总线为A15～A0；数据总线为D7～D0；CPU访存相关的控制信号为MREQ#（访问存储器时该信号为低电平），R/W#（“读/写”控制，“读”时为高电平）。
该机的主存包含ROM和RAM，ROM区的地址低于RAM区的地址。ROM容量为16KB（1片），设ROM芯片仅有“片选”CS#（低电平有效）控制端。要求用4K×4的SRAM芯片组成一个16KB的RAM区。设SRAM芯片有“片选”CS#（低电平有效）和“读/写”（WE#，“写”时该信号为低电平）控制端。请基于课程内容回答以下问题：
下列各题中，每题有4个选项，请基于课程内容将最适合的选项的代号（A、B、C或D）填于题干的括号内
1.设某计算机的浮点数的阶和尾数均用含一个符号位的补码表示，若参与运算的两个数的十进制形式分别为X =（- 15/ 64）×27，Y=（42/64）×2– 9，则要正确表示这两个浮点数，其阶至少要取（B）个二进制位。
（1）STA M，S
（2）MOV D，S
（3）LDAD，M
指令汇编格式中的S（源）、D（目标）都是“通用寄存器”，M是主存中的一个单元。
请基于课程内容回答以下问题：
（1）以上指令中属于“RM”型指令的是（），属于“RR”型指令的是（）。
（2）哪种指令的执行时间最短？为什么？
（3）若指令的操作码分别为STA =2AH、MOV=1CH、LDA= 3BH，下述两条用十六进制形式表示的指令各代表什么操作？