DelSigMulti V 1.2001-65734 Rev. **Single Slope 8-Bit ADC Data SheetCopyright © 2009-2010 Cypress Semiconductor Corporation. All Rights Reserved.调制器顺序抽取率分辨率采样率(CLK=2 MHz)采样率(CLK=8 MHz)抽取滤波器数量SC模块闪存RAM通道（I/O 引脚）CY8C28x45, CY8C28x43, CY8C28x52, CY8C28x33, CY8C28x23132615625.062500.022148321647.57812.531250.02215632 112893906.315625.02218552125610.51953.17812.52218552 232815625.062500.02218752 264107812.531250.02221672 2128123906.315625.02221672 2256141953.17812.52221672 132615625.062500.036180631647.57812.531250.03619263 112893906.315625.03623493125610.51953.17812.53623493 232815625.062500.03621563 264107812.531250.03625793 2128123906.315625.03625793 2256141953.17812.53625793 132615625.062500.048200741647.57812.531250.04821674 112893906.315625.048271114125610.51953.17812.548271114 232815625.062500.04824374 264107812.531250.048298114 2128123906.315625.048298114 2256141953.17812.548298114Cypress Semiconductor Corporation•198 Champion Court•San Jose,CA95134-1709•408-943-2600请参考应用笔记“Analog - ADC Selection”（模拟 - ADC 选择）AN2239 以获取其他转换器。
特性与概述6-bit 到 14-bit 分辨率2 到 4 通道同步采样无符号或有符号 2 的补码格式的数据最大采样率为 65,500 sps（在 6 比特分辨率情况下）、7812 sps（在 14-bit分辨率情况下）硬件中完全实施了 Sinc2 滤波器，降低了 CPU 开销和抗锯齿要求用户可选择 1st 阶或 2nd 阶调制器以提高信噪比内部和外部参考选项定义的输入范围不需要数字模块通过配置向导，可以轻松选择彼此全部同步的 2、3 或 4 通道 delta-sigma ADC 测量抽取滤波器的内部定时器不允许使用数字模块DelSigMulti 用户模块是积分转换器，需要 32 到 256 个积分周期才能生成单一个输出采样。
更改复用输入会使得更改后的前两个采样失效。
此 DelSigMulti 用户模块最多支持 4 通道同时同步 delta-sigma ADC 采样。
通过配置向导，可以轻松选择每个通道使用的模拟模块数和每个通道的抽取滤波器过采样率。
在放置模块之前，请读取“参数”一节。
Note 如果仅需要 1 个通道或需要多个不同步通道，则应当使用常规“DelSig”、“DelSigPlus”用户模块。
Figure 1.单通道 DelSigMulti 方框图功能说明如图 1 所示，DelSigMulti 用户模块由三个主要功能组成：调制器Sinc2 抽取滤波器定时发生器每个组件提供一些选项，可以调整这些选项来实现给定应用场合的性能与资源利用之间的合适平衡。
调制器调制器是 1-bit 过采样电路，它以所产生的 1 和 0 密度的形式表示输入电压。
低通抽取滤波器通过将多个 1-bit 样品转换为具有较高分辨率的样品，将调制器输出降低到最终的采样率。
通常，抽取速率越高（即过采样率越高），则分辨率结果越高，但是其他因素（例如调制器的阶）也会影响分辨率结果。
Delta-Sigma 转换器的主要优点是调制器可提供“噪声整形”。
通常，信号采样中固有的量化噪声是一种大致均匀分布的噪声（白噪声），其频率介于“DC”与采样频率一半（即奈奎斯特频率）之间。
简单而言，delta-sigma 调制器将某些量化噪声从较低频率转换为较高频率，之后会由抽取过滤器进行衰减。
二阶调制器需要两个开关电容模拟 PSoC 模块，它对噪声整形的效果要好于仅需要一个模拟 PSoC 模块的一阶调制器。
由于最高抽取速率为 256X，因此与一阶调制器相比，二阶调制器将有效分辨率提高了 3.5-bit。
Figure 2.DelSigMulti 一阶调制器图示模拟模块配置为积分器。
比较器的输出极性对参考复用器进行配置，以便在输入中增减参考电压，并置入积分器中。
此参考电压控制将积分器输出拉回到零的企图。
一位比较器输出也会馈入到 sinc2 抽取滤波器中。
请注意，1-bit 过采样率由四分发生器确定，四分发生器生成控制开关电容 (SC) PSoC 模块的 φ1 和 φ2时钟。
输出速率的确定方法是：将数据除以 4 以获得 1-bit 过采样率，接着将结果除以抽取速率以获得最终采样率。
Equation 1下面的规格表中给出了可以使用的最高数据时钟频率。
对于 8 MHz 的数据时钟和 256 的抽取速率，采样率为：Equation 2二阶调制器的构造方法是：将一阶调制器的模拟输出馈送到类似的 PSoC 模块中，并修改反馈排列，以便第二个模块的 1-bit 比较器输出反馈回这两个模块，如图所示：Figure 3.DelSigMulti 二阶调制器图示由于模拟比较器总线在模拟 PSoC 模块阵列的列中垂直运行，二阶调制器的模块必须一个摞一个地放置。
DelSigMulti 的范围是通过 ±V Ref 建立的。
您可以在 PSoC Designer“全局资源”窗口中设置 V Ref。
对于固定量程，V Ref 设置为 ±V Bandgap，对于 CY8C29x66 系列 PSoC 设备，设置为 ±1.6 V Bandgap。
对于可调整量程，V Ref 设置为 ±Port 2[6]。
要提供比率计量程，则 V Ref 设置为 ±V DD/2。
表 1 给出了完整选项列表：Table 1.针对 Ref Mux 全局参数设置的输入电压范围RefMux 设置Vdd = 5 伏Vdd = 3.3 伏(Vdd/2) ± BandGap 1.2 < V in < 3.80.35 < V in < 2.95(Vdd/2) ± (Vdd/2)0 < V in < 50 < V in < 3.3BandGap ± BandGap0 < V in < 2.60 < V in < 2.6(1.6*BandGap) ± (1.6*BandGap)0 < V in < 4.16NASinc 2 抽取过滤器抽取过滤器的响应由下列 z 域关系提供：Equation 3本节中绘制的频率域传输函数将频率标准化，以使输出采样率 F nom 等于 1.0。
-3 dB 点出现在紧靠 0.318×F nom 上方，函数的零点出现在 F nom 的每个整数倍处。
由于 1-bit 采样率比额定输出速率高 32 到 256，奈奎斯特限制为比 F nom 高 4 到 7 个八度，因而极大降低了对防锯齿滤波器的要求。
在图形右侧，用粗垂直线显示了抽取速率为 256 的 1-bit 奈奎斯特频率。
虽然实现较高抽取速率是可能的，但是由于设备本底噪声的存在，它们带来的好处有限。
对于 14-bit 拓扑、抽取速率为 256 的二阶调制器，分辨率受信噪比限制。
要在 DC 或慢速移动信号测量中获取可重复的 14-bit 分辨率，需要对多个输出采样值求平均值，或者应用更复杂的信号处理技术。
Figure 4.Sinc 2 抽取过滤器幅度响应，包含 -3dB 点和奈奎斯特频率(2*BandGap) ± BandGap 1.3 < V in< 3.9NA(2*BandGap) ± P2[6](2.6 - V P2[6]) < V in < (2.6 + V P2[6])NAP2[4] ± BandGap (V P2[4] - 1.3) < V in < (V P2[4] + 1.3)(V P2[4] - 1.3) < V in < (V P2[4] + 1.3)P2[4] ± P2[6](V P2[4]-V P2[6]) < V in < (V P2[4]+V P2[6])(V P2[4]-V P2[6]) < V in < (V P2[4]+V P2[6])RefMux 设置Vdd = 5 伏Vdd = 3.3 伏与早先的 DELSIG8 和 DELSIG11 不同，此用户模块在硬件中完整实施传输函数的分子和分母。
这需要改进的“类型 2”抽取滤波器。
该滤波器既可用于一阶调制器拓扑，也可用于二阶调制器拓扑。
抽取滤波器通过在 1-bit 采样率下运行的双积分器实现传输函数的分母。
分子由在额定输出采样率下运行的双微分器（第二差分运算符）实现。
DelSigMulti 用户模块使用的 CPU 开销和中断延迟限制为大约 80 周期或更少，以便从 I/O 空间中的抽取滤波器寄存器检索样品数据。
类型 2 抽取滤波器实际上是为 n 比特转换器生成从 0 到 2n -1 的无符号值。
中断服务例程可以配置为将此转换为从 -2n-1 到 +2n-1-1 的 2 的补码值。
Table 2.Delta Sigma ADC 功能表时序发生器和要求向模拟调制器提供 φ1 和 φ2 时钟的四分时钟发生器也会向抽取滤波器提供位时钟。
对应于输出采样率的抽取因子由字时钟确定。
字时钟由抽取滤波器内部定时器生成。
类型 2 抽取滤波器是 Sinc 2 滤波器的全硬件版本。