目录第一章《传感器原理与检测技术》课程设计任务书 (2)1.1课程设计任务 (2)1.2课程设计目的 (2)1.3课程设计要求 (2)1.4课程设计内容 (2)1.5课程设计报告要求 (2)1.6课程设计进度安排 (3)1.7课程设计考核办法 (3)第二章总体设计方案 (4)2.1设计思路 (4)2.2原理图 (4)第三章整形电路 (6)3.1 40106芯片介绍 (6)3.2 整形电路设计 (7)第四章计数电路 (9)4.1 4518芯片介绍 (9)4.2计数电路设计 (10)第五章锁存电路 (12)5.1 74LS374芯片介绍 (12)5.2 锁存电路设计 (13)第六章译码、显示电路 (14)6.1数码管介绍 (14)6.2 4543芯片介绍 (14)6.3译码、显示电路设计 (15)第七章时钟、单稳态电路 (16)7.1时钟、单稳态电路设计 (16)7.1.2 单稳态设计 (17)第八章调试、运行结果 (20)8.1制作和调试 (20)8.1.1 调试中遇到的问题 (20)8.1.2 各部分电路的波形图 (20)8.2电路设计的优缺点分析 (21)第九章设计总结 (23)参考文献 (24)元器件清单 (25)第一章《传感器原理与检测技术》课程设计任务书题目：转速检测显示装置设计1.1课程设计任务测速是工农业生产中经常遇到的问题，人们经常需要精确测量每秒钟转轴的转速，学会对电机转速的测量和显示具有重要的意义。
本设计采用光电传感器感受输入光信号，产生的脉冲电信号，该脉冲信号送入计数器，累计所产生的脉冲数，并使计数器每秒钟做一次清零，就可以记下每秒钟的转速。
在每次周期性的清零前一时刻，将计数器记下的数值传入寄存器存储，并进行显示，这就是测量到的上一秒钟的转速。
1.2课程设计目的1）掌握利用光电传感器进行非接触式转速测量的方法；2）掌握测量和显示电路的设计方法；3）培养实践技能，提高分析和解决实际问题的能力。
1.3课程设计要求1）转速测量显示范围为0~9999转/秒。
2）转速测量误差每秒不超过一圈，内部时钟稳定度每天不超一秒。
3）电路原理要求简单，便于制作调试，元件成本低廉易购。
1.4课程设计内容1、整形电路、计数电路、锁存电路、时钟电路和译码显示电路的设计；2、电路的连接和各部分调试；3、硬件电路原理图及清单。
1.5课程设计报告要求报告中提供如下内容：1、目录2、正文2.1课程设计任务书；2.2总体设计方案2.3调试、运行结果（包含各部分电路的波形图）3、设计小结（心得体会）4、参考文献1.6课程设计进度安排进度表如表1-1所示表1-11.7课程设计考核办法本课程设计满分为100分，从课程设计平时表现、课程设计报告及课程设计答辩三个方面进行评分，其所占比例分别为20%、40%、40%。
第二章 总体设计方案2.1设计思路（1）利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装一个圆盘，在圆盘上挖六小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一圈既光电管导通六次，利用此信号做为脉冲计数所需。
（2）计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零一次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。
（3）对于脉冲记数，有测周和测频的方式。
测周电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。
测频电路其对于正负 一的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频 方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使 用，而测频方式对高频的精度还是很高的。
（4）显示电路采用静态显示方法，因为静态显示易于制作和调试，原理也较简单，所需元器件易于购买。
（5）电路时钟是整个电路的关键，它是整个电路有效工作的核心，负责电路的锁存和清零。
其基本思路是：产生频率一秒是时钟，当秒时钟到来时，既上升沿2.2第三章 整形电路3.1 40106芯片介绍CD40106由六个斯密特触发器电路组成。
每个电路均为在两输入端具有斯密特触发器功能的反相器。
触发器在信号的上升和下降沿的不同点开、关。
上升电压(V T+)和下降电压(V T-)之差定义为滞后电压。
本施密特触发器选用40106，管脚图如下图3-1所示，其引脚图及内部构造如图3-2、图3-3所示，可以很容易看出，40106内部含有六路同样的施密特触发器，我们只使用其中一组。
图3-1 40106芯片图3-2 40106引脚图引脚功能：2 4 6 8 10 12 数据输出端1 3 5 9 11 13 数据输入端14 电源正 7 接地图3-3 CD40106内部图40106切换时间波形如图3-4所示图3-4 切换时间波形3.2 整形电路设计整形电路基本原理图如下图3-5所示：图3-5整形电路原理图电路核心由一个光电开关管组成，平时电机转轮静止，发光二极管所发出的光被轮子挡住，所以接收管处于截止状态，1端为高电平。
当电机转动一圈，会使接收管导通一次，1端输出一个低电平，1端波形为图3-6所示：图3-6在实际电机工作状态中，会受到各方面的干扰，波形会存在许多杂波成分，需要对波形进行处理，处理成符合记计数器所需要的矩型波。
波形处理电路有一个施密特触发器组成，如上图3-6所示。
当输入电压逐步升高时，致使VI>施密特上VT+，内部触发器发生翻转。
当VI逐步下降时，致使VI<VT-，电路再次发生翻转，通常VT+>VT-。
所以只要VI<VT-电路就能稳定在低电平，VI>VT+电路就稳定在高电平，这样就有效的防止了杂波的干扰，并使输出得到矩形脉冲，符合了下级计数的需求。
典型的施密特其工作波形如下图3-7所示：图3-7第四章计数电路4.1 4518芯片介绍CD4518是一种同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}。
管脚图如下图4-1所示。
该计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD 码信号输出（3脚～6脚；{11}脚～{14}脚）。
此外还必须掌握其控制功能，否则无法工作。
其工作波形如下图4-2所示：从4518应用手册中给有控制功能的真值表（又称功能表），即集成块的使用条件，如表4-1所示。
从表4-1看出，CD4518有两个时钟输入端CP 和EN ，若用时钟上升沿触发，信号由CP 输入，此时EN 端应接高电平“1”，若用时钟下降沿触发，信号由EN 端输入，此时CP 端应接低电平“0”，不仅如此，清零（又称复位）端Cr 也应保持低电平“0”，只有满足了这些条件时，电路才会处于计数状态，若不满足则IC 不工作。
我们还从真值表里可以得出，利用EN 端下降沿触发的特点组成N 位十进0000 状态。
另外，该CD4518无进位功能的引脚，所以应该充分利用第6或14脚输出 脉冲的下降沿，利用该脉冲和EN 端相连，就可作为计数的电路进位脉冲和进位 功能端来供多位数使用。
4.2 计数电路设计本电路采用两个同步计数器接成串行工作方式，查数字电路产品资料后，准备采用CD4518，根据上面的分析结果，电路设计原理图如下图4-3所示。
由此可见充分利用真值表的特性，才能使用好数字电路。
图4-1 CD4518引脚图表4-1 CD4518真值表 图4-2 CD4518波形图另外从4518波形参数表可查其复位端所需的清零电平宽度在VDD=5V 时应该大于250ns ，即清零信号宽度应至少大于250ns 才能有效的将计数器清零，从测量的准确度要求来看，250ns 周期的频率f=1/λ=1/250=4M ，远远大 于我们所测量的频率最高值10KH ，所以我们至少可以将其运用与小于M 级别频率的测量。
现在可以得出结果清零信号宽度应大于250ns ，以此做为时钟设计 电路的参考数据。
第五章 锁存电路5.1 74LS374芯片介绍查阅数据集成资料并发现8D 锁存器74LS374正适合锁存电路的要求，74LS374多在计算机电路中运用，而且容易购买，此集成为20脚封装，内部有8个D 锁存器，采用两个这样的集成便可以实现4位10进制的的数据传输，它以上升沿作为CP 端（即CLK ）的有效触发，将8个D 输入同时打到输出Q 端，在输出端加有三态驱动，其内部其管脚排列如下图5-1所示，内部构造（单个D 触发器）如图5-2所示。
从此集成参数和真值表（如下表5-1所示）上看，在其（1）脚使能端加上低电平才能有效得使输出端得到所需的数据，其他状态不传送数据，也可从上图分析此（1） 左图可知在满足了OE 端低电平的条件下，只有在CP 端的上沿到来时间才能使Q端有效翻转，达到我们预期设计所需要的边沿触发的要求。
但从时钟的角度出发，对74LS374的边沿特性仍然有要求，因为电路要求对锁存器 进行锁存以后才能将计数器清零，否则在锁存未稳定前就将计数器清零势必造成显示的 错误。
我们从374应用手册中给出的数据中可知，在cp 端的上升沿到来时，从Q 端输 出延时有15~28ns ，数据和波形如下表5-2所示：计数脉冲图4-3 计数原理图图5-1 74LS374引脚图 图5-2 74LS374内部管脚排列 表5-1集成参数与真值表时隙极限(ns)测试环境 min max Tplh15 28 CL=45pf Tphl 19 28 RL=667Ω因此从CP 至少在28ns 以内完成触发器翻转的任务，只要在此时间内计数器不清零就可以使电 路正常工作，时钟设计时就可以此为依据。
5.2 锁存电路设计锁存集成有电平和边沿触发之分，设计时要充分考虑进去，内部构造大都采 用D 触发器形式，使用电平或者脉冲方式来触发。
而从前面的分析看，本次设计 的锁存电路必须采用边沿触发方式的集成电路来实现，因为假如采用电平方式的 话，那么在秒脉冲的正半周（既高电平）会使锁存器一直处于导通状态，不能正 常显示测量值。
因此采用边沿触发就可以在极短的时间内将所需要的数据进行传 送，而在其它时间内处于封闭状态，其原理图如图5-3所示。
图5-3 锁存电路的原理图第六章 译码、显示电路6.1数码管介绍市场上比较多见数码显示器件是LED 数码管，它有亮度高、售价低等特点，非 常适合本电路制作。
数码管的外形尺寸和内部构造分别如下图6-1和6-2所示所示，图6-1 数码管的外形尺寸图6-2 内部构造主要参数如下：1.6V~4.2V ；功耗≤400mW ，工作电流≤10mA ；分共阳共阴两种 极性，本电路选用共阴。
其引脚按顶视图的（1）脚开始，顺时针读数，（3）脚和（8）脚为公共脚，其中（5）脚为小数点，本电路不做连接。