用程序输入法设计16位二进制加法计算器班级 xxxx 姓名 xxx 学号 xxxxx内容提要:计数器是数字系统中使用较多的一种时序逻辑器件。

计数器的基本功能是统计时钟脉冲的个数，即对脉冲实现计数操作。

计数器也可以作为分频、定时、脉冲节拍产生器和脉冲序列产生器使用。

计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，可分为同步计数器和异步计数器；按进位体制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；按计数过程中数字增减趋势的不同，可分为加法计数器、减法计数器和可逆计数器；还有可预制数和可编计数器等等。

本次课程设计将利用众多集成电路软件软件中的Quartus II软件，使用VHDL语言编程完成论文《用程序输入方法设计一个16位二进制加法计数器》，调试结果表明，所设计的计数器正确实现了计数功能。

关键词：二进制；加法计数器；VHDL语言1问题分析计数器是数字系统中使用较多的一种时序逻辑器件。

计数器的基本功能是统计时钟脉冲的个数，即对脉冲实现计数操作。

其工作原理可概述为：当输入时钟脉冲的一个上升沿（也可以是下降沿）来临时，二进制数据的低一位加1（或减1），并向高位进1（或借1）。

在没有外部约束条件时，计数器可进行与其二进制位数对应的数值的相应进制的自循环计数，如位数为3的计数器可进行8进制的自循环加法或减法计数。

可根据需要来设置计数器的位数，并通过外部约束条件来人为设定计数器的计数模数，来得到计数进制符合需要的N 进制计数器。

所谓N 进制计数器，是指一个计数器的计数过程，在经历时钟脉冲信号的个为N 之后，二进制数据又回到初始状态的计数器。

表1.1计数器的状态表图1.1计数器的状态图2 设计原理本论文所设计的16位二进制加法计数器，其中16位计数器输出Q[15..0]=0000000000000000，时钟CLK 的上升沿到来时，计数器处于预置工作状态，输出Q[15..0]= D[15..0]，D[15..0]是16位并行数据输入端，COUT 是进位输入端，当UPDOWN=0(进行加法操作)且输出Q[15..0]=1111111111111111时，COUT=1表示进位输出。

3 程序ENTITY CNT16 ISPORT (CLK : IN BIT;Q : BUFFER INTEGER RANGE 65535 DOWNTO 0 );END;ARCHITECTURE bhv OF CNT16 ISBEGINPROCESS (CLK) BEGINIF CLK'EVENT AND CLK = '1' THENQ <= Q + 1; END IF;END PROCESS;END bhv;4 编译与仿真1.编辑文件（1）启动Quartus，双击桌面上的QuartusⅡ图标或单击开始按扭，启动QuartusⅡ。

（2）编辑文件，单击标题栏中的File→New对话框。

单击New对话框的Device Design Files 选项卡，选择编译文件的语言类型。

这里选择VHDL Files，选好后单击【OK】按钮，打开VHDL 文本编辑器窗口，并在其中输入图1所示的程序。

图1 文本编辑器输入完成之后，单击File→Save As选项，将编辑的文本文件存在已建立的文件夹c:\Users下，存盘文件名应该与VHDL程序的实体名一致，即Vhdl1.vhd。

当出现问句Do you want to create…时，可选“否”。

2.创建工程（1）打开建立新工程向导，单击File→New Project Wizard菜单，出现新建工程向导对话框，单击【Next】按钮，出现如图2所示的工程基本设置对话框。

在最上面的输入框中输入工作库文件夹的地址，本例为C:\User/GongYu/Desktop/EDA/cnt16，或者单击该对话框最上一栏右侧的【…】按钮，出现选择文件夹的目录。

(2) 将设计文件加入工程中，单击图5中的【Next】按钮，在弹出的对话框中，将与本工程有关的文件加入，有两种方法：一种是单击右边的【Add All】按钮，将设定工程目录中的所有VHDL文件加入到工程文件栏；另一种是单击【Add …】按钮，从工程目录中选出相关的VHDL文件。

图2中间的输入框就是该工程的名称，一般可以用顶层文件的名称作为工程名称，本例的顶层文件名是cnt16。

最下面的输入框要求输入顶层设计文件实体的名称，本例顶层文件的实体名称是cnt16。

图2 工程基本设置和情况(3) 选择仿真器和综合器类型，单击图2中的【Next】按钮，这时弹出选择仿真器和综合器类型的窗口。

如果选择默认的NONE，表示使用QuartusⅡ中自带的仿真器和综合器。

(4) 选择目标芯片，单击【Next】按钮，根据系统设计的实际需要选择目标芯片。

首先在Family 栏选择芯片系列。

在此栏下方，询问选择目标器件的方式，选No，表示允许编程器自动选择该系列中的一个器件；单击Yes选项，表示手动选择。

本例采用手动选择，单击【Next】按钮，选择此系列的具体芯片：EP20K30ETC144-1。

单击【Next】按钮后，弹出工程设置统计窗口。

(5) 结束设置，最后单击【Finish】按钮，结束设置。

在QuartusⅡ主窗口的左侧。

3.目标芯片的配置(1) 选择目标芯片，单击标题栏中的Assignments→Settings菜单，在弹出的对话框中选Category下的Device选项，然后在右侧选择目标芯片EP20K30ETC144-1（此芯片已在建立工程时选定了）。

也可在Available devices栏分别单击Package（封装形式）、Pin count（管脚数量）和Speed（速度）来选定芯片。

(2) 选择目标器件编程配置方式，单击【D evice & Pin Options…】按钮进入器件与管脚操作对话框，首先选择Configuration项，在此框的下方有相应的说明，在此可选Configuration方式为Passive Serial，这种方式可以直接由PC机配置，也可由专用配置器件进行配置。

使用的配置器件选Auto（系统自动配置），如图3所示。

图3 配置选项卡(3) 选择输出配置，单击Programming Files选项卡，可以选Hexadecimal，即产生下载文件的同时，产生十六进制配置文件，Start（起始地址）设为0，Count（计数）设为Up（递增方式）。

如图4所示。

此文件可用于单片机与EPROM构成的FPGA配置电路系统。

图4 程序文件选项卡(4) 选择目标器件闲置管脚的状态，单击Unused Pins选项卡，可根据实际需要选择目标器件空闲管脚的状态，有三种状态可供选择：作为输入并呈高阻状态、作为输出并呈低电平状态、作为输出并呈不确定状态。

也可以对空闲管脚不作任何选择，而由编程器自动配置。

4.编译（1）编译，单击标题栏中的Processing→Start Compilation选项，启动全程编译。

编译包括对设计输入的多项处理操作，其中包括排错、数据网表文件提取、逻辑综合、适配、装配文件（仿真文件与编程配置文件）生成，以及基于目标器件的工程时序分析等。

如果工程文件中有错误，在下方的信息栏中会显示出来。

可双击此条提示信息，在闪动的光标处（或附近）仔细查找，改正后存盘，再次进行编译，直到没有错误为止。

编译成功的标志是所有进程都完成。

（2）阅读编译报告，编译成功后可以看到编译报告。

左边栏目是编译处理信息目录，右边是编译报告。

这些信息也可以在Processing菜单下的Compilation Report处见到。

5.仿真仿真就是对设计项目进行一项全面彻底的测试，以确保设计项目的功能和时序特性符合设计要求，保证最后的硬件器件的功能与原设计相吻合。

仿真可分为功能仿真和时序仿真。

功能仿真只测试设计项目的逻辑行为，而时序仿真不但测试逻辑行为，还测试器件在最差条件下的工作情况。

(1) 建立波形文件，与MAX+plusⅡ仿真操作相同，仿真前必须建立波形文件。

单击File→New选项，打开文件选择窗口。

然后单击Other Files选项卡，选择其中的Vector Waveform File 选项。

(2) 打开波形编辑器，单击【OK】按钮，即出现空白的波形编辑器，如图5所示。

图5 波形编辑器为了使仿真时间设置在一个合理的时间区域上，单击Edit→End Time选项，在弹出窗口中的Time输入框键入50，单位选us，即整个仿真域的时间设定为50微秒。

单击【OK】按钮。

结束设置后，要将波形文件存盘。

单击File→Save as选项，将波形文件以文件名cnt16.vwf存入文件夹C:\Users中。

(3) 输入信号节点，单击View→Utility Windows→Node Finder选项，会打开一个对话框。

在该对话框的Filter空白栏中选Pins：all，然后点击【list】按钮。

在下方的Nodes Found窗口中会出现了设计工程的所有端口管脚名。

用鼠标将输入端口节点A、B和输出信号节点C逐个拖到波形编辑窗口。

单击关闭按钮，关闭Node Finder窗口。

图6 已编辑输入波形(4) 编辑输入波形，波形编辑器的按钮操作方法与MAX+plusⅡ相同。

利用这些按钮，分别给输入管脚编辑波形。

(5) 启动仿真及阅读仿真报告，单击标题栏中的Processing→Start Simulation选项，即可启动仿真器。

图7 仿真结果由仿真图可以看到仿真结果是正确的，单击左侧的栏目，能够打开仿真报告。

5 个人小结经过本次课程结课论文，自己对计数器的工作原理有了更深的理解。

本次课程设计使用的是Quartus II可编程逻辑器件软件开发平台，经过本次课程设计后，自己能够更加熟悉Quartus II软件开发平台的各项功能的操作流程。

但自己只是对Quartus II软件中的VHDL编程语言有一定的了解，而对Quartus II软件的其他功能还缺乏认识，为了在以后的学习工作中能够较熟练地使用Quartus II软件，自己还必须花一定的时间在该软件的学习上。

随着现代计算机技术的发展，各方面的设计日渐趋于自动化的计算机设计。

Quartus II作为一个功能强大的可编程逻辑器件软件开发平台，它电子线路设计自动化中的作用不言而喻。

而经过本次课程设计后，发现自己在该软件的使用能力上还是非常有限，所以对该软件的学习还有待加强。

在编程过程中发现自己对各电子线路系统的基础理论只是还相当缺乏，没有较好的基础理论知识，即使有再好的开发软件也是很难设计出有价值的电子线路系统的。

所以要不断学习积累基础理论知识，有了夯实的理论基础才能顺利设计出结构简单、性能优良的电子线路系统。