������1(������)=1−1������−1，������2(z)= (1 − ������−������) 可见，CIC 滤波器是由两部分组成：累
积器 H1(z) 和梳状滤波器 H2 (z) 的级联，
这就是为什么称之为累积梳状滤波器的原
因。������1(������)在实现上就是一个累加器，因此 被称作积分器；而������2(z)称为梳状滤波器， 可以从它的幅频特性来说明。把 Z=������������������代入
信号，都挪位于(0, B)上相同的基带信号频 降速处理的理论基础。所谓多速率数字信号
谱来表示，但是当 n 为基数时，其频率对应 处理[3]是指改变信号的采样率，包括抽取盒
关系是相对于中心频率“反折”的，即奇数 内插两种情况。使信号采样率降低的转换称
通带上的高频分量对应基带上的低频分量， 为抽取，使信号采样率升高的转换称为内插。
多级抽取滤波器组主要是：积分梳状滤
波器（CIC）组，半带滤波器（HB）组，整
形滤波器 FIR[5]。
积分梳状滤波器（CIC），具有结构简单，
便于处理，运算速度快，尤其是不进行乘法
运算，可以将高速数据流进行低通滤波和抽
取因子不是 2 的幂次倍的抽取处理。所以将
带通采样定理的应用大大降低了中频 组合滤波器替代，滤波器的带宽应该为两个
采样速率。从软件无线电要求的角度来看， 低通滤波器截止频率的最小值。
带通采样时候的带宽应该是越宽越好，这样 对不同的信号会有更好的适应性。带通采样 速率越高则瞬间采样带宽越宽，采样速率的 提高会导致采样后的数据速率很高，以至于 后续的信号处理速度跟不上去，特别是部分 同步、解调等算法，如果数据吞吐率太高则 很难满足实时性要求。无线通信信号带宽一 般位于 2MHz 到 2GHz 之间，频带宽度非常大， 高频带的信号即使通过带通采样，其采样后
候，如果按照 Nyquist 采样定理以������������=2������������的 采样速率对信号进行采样，则采样频率会很
高，以致后级处理无法实现。然而带通采样
[2]能很好的解决这个问题。
设一个频率带限信号 x(t)，如果其采
样速率 fs 满足：
fS

2(fL 2n
fH 1
图 2 数字下变频框图
当频率控制字增加或减少单位值时，正弦波
在上图所示的数字下变频结构中，信号 的频率变化量尽可能小，累加器位数 N 尽
处理流程如下：24.384MHz 模拟中频信号经 可能大些。和直接数字频率合成（DDS）的
原理相同，数字振荡控制器也是从相位概念 出发直接合成所需的正余弦波形。相位累加 振荡器是在每个采样点进行相位累加，然后 根据此相位值，去求得相对应的振幅。 这 种振荡器结构可采用查表 LUT 即 LookUP Table 加以实现。首先将一个完整周期的正 弦波振幅值存入存储器，利用相位累加器， 每经过一个时钟脉冲就累加一次相位输入 值，而相位累加器的输出值即为 LUT 方法中 存储器的地址信号，最后利用此地址查出即 可。
2 数字下变频技术基础
2.1 耐奎斯特采样定理:
耐奎斯特采样定理[2]：我们假设有一个 时间连续信号 x(t)的频带在(0，fH)之间,以采 样速率为连续信号频率 2 倍（fs=2fH）的采 样速率对 x(t)进行等间隔采样，得到时间离 散的采样信号 x(n)=x(nTs)，（其中 Ts=1/fs为 采样间隔)，则原始信号 x(t)将被所得到的采 样值 x(n)完全确定，这就是 Nyquist 采样定 理.根据 Nyquist 采样定理我们可以看出：对 一个频带有限的模拟信号进行采样，只要采
式代入������1(������)和������2(z)得到它们的频率响应：
������1(������������������)
=
1 1−������−1
=
1 1−������−������������
=
������ ������������⁄2 2sin (������⁄2)
（3-3）
3.4 多级抽取滤波器组
混频器模块、数控振荡器 NCO 模块、CIC 滤 但最大的缺点是运算量大，对计算速率有较
波器模块，半带滤波器 HB 模块，整形滤波 高的要求。查表法是先建立一个表（ROM 或
器 FIR 模块和相关控制模块，具体的数字下 RAM），表的地址是正弦信号的相位累加地址，
变频结构如下图所示：
表的内容保存对应相位正余弦幅值，这样系
数字下变频及其 CIC 滤波器的设计与实现
叶俊 （重庆大学 通信工程学院，重庆 400044）
摘要: 数字下变频技术是将宽带高速数据流信号变成窄带低速数据流信号, 这个过程就是
信号的抽取, 实现抽取的关键问题是如何实现抽取前的数字滤波, 特别是多级抽取时滤波 器的设计与实现。本文主要介绍了数字下变频的原理以及完成从 24.384MHz 模拟中频带通采 样、并进行数字下变频到 64Kbps 符号率的变换过程，其中主要介绍了 CIC 滤波器的性能特 点及设计。
交变换，但是它有个前提，就是混频后端的 输入到数字混频器中。经过数字混频器混频
滤波器必须工作在很高的频率，这就是大量 后的 I 路和 Q 路，正交信号再通过多级滤
的乘法器需求造成了使用资源过多，功耗过 波器组抽取滤波及 FIR 滤波器进行处理，其
大的问题，因此在实际的多速率信号应用中， 输出便是降速后的 I 路和 Q 路正交数字
了确保中间序列的基带频谱宽度不小于原
始输入序列谱或输出序列谱基带频谱宽度。
f
0 f00 B f01 2B f02 3B
不管是对信号进行抽取操作还是进行内插
操作，低通滤波都是必须的，抽取器的滤波
图 1 带通抽样反折现象
器在抽取之前，而内插器的滤波器在内插之
2.3 多速率信号处理
后，从而可以将抽取器和内插器的滤波器用
统通过相位累加地址就可以迅速访问存储
器中以之相对应的正余弦幅值。查表法[5]最
大的优点就在效率高、速度快，只要有足够
的存储空间就能高效地生成各种信号，也就
是所谓的以空间换时间。同时，查表法硬件
电路设计简单，特别适合 FPGA 的硬件结构。
宽带中频采样对混频相乘的正弦波样本的
时候要特别注意频率分辨率要高，这意味着
的频率下，且滤波器的参数得到了优化，因 抽取滤波等运算都有直接影响[5]。目前来说
此硬件实现起来很容易。
常用的产生混频相乘信号的方法有两种：分
3.2 DDC 总体框图
别是查表法和实时计算法。实时计算法[6]顾
基于以上分析，我们不难得出本论文设 名思义就是在系统中实时去计算出每一个
计的数字下变频结构包括：A/D 模块、数字 相位角的正/余弦值，这种方法原理简单，
Abstract: Digital downconvert technique is to broadband high-speed data flow signals
into a narrowband low speed data streams, this process is the signal extraction. Realizing the signal extraction is the key problem of how to realize digital filtering before extraction, especially when the multistage sampling filter design and implementation. This article mainly introduces the principle of digital down-conversion and finish from 24.384 MHz band in simulation of sampling, and the Digital downconvert process to the transformation of 64k bps symbol rate, mainly introduced the performance characteristics of CIC filter and design.
样的频率高于模拟信号最高频率的 2 倍，则
经采样以后的离散信号就能使原始信号恢
复。
2.2 带通采样理论及采样率的确定
Nyquis 采样定理只讨论了其频谱分布
在(0，������������ )内的基带信号的采样问题，当信 号的频谱分布在某一有限的频带(������������，������������ ) 上，且信号的最高频率远远大于带宽 B 的时
关键词：数字下变频 信号抽取 数字滤波 CIC 中图分类号：TN911.6 文献标识码：A
The Design Of Digital Downconvert
And The Implementation Of CIC filter
YE Jun （School of Communication Engineering，Chongqing University，Chongqing 400044，China）
)

4fo 2n 1
2-1
（2-1）式中，n 取能满 fs>= 2(������������-������������) =2B
的最大整数 (0, 1, 2, …)则用 fs 进行等
间隔采样所得到的信号采样值 x(nTs)能准
确的确原信号 x(t)。上述采样定理的适用前
提条件是：只允许在其中的一个频带上存在
信号，而不允许在不同的频带上同时存在信
号，否则将引起混叠。
为了能使用最低采样速率即：fs = 2B ，
带通信号的中心频率必须满足
f0

2n