P管衬底为N阱 （N型材料），接 电源；衬底连接 版图由NSELETC、 ACTIVE、CC、 METAL1组成
22
N管衬底为基片（P型材料），接地；衬底 连接版图由PSELETC、ACTIVE、CC、 METAL1组成
23
完整的MOS管版版图必须包含两个部 分：
a）由源、栅和漏组成的器件；
栅极串联电阻为原大尺寸管寄生电容的1/N
40
注意！
源漏共用只能在两个同类型MOS管中连接 相同节点的端口之间实现；
源漏共用可以在两个有相同节点的同类型 MOS管（如与非门的两个P管）之间实现
41
7、器件连接
实现源漏共用之后，需要将相应的端口连 接才能形成完整的MOS管。
将源极、漏极分别用梳状金属线连接，栅 极用多晶硅作为引线连接。
定义版图
什么是版图？ 集成电路制造工艺中，通过光刻和刻蚀将
掩膜版上的图形转移到硅片上。这种制造 集成电路时使用的掩膜版上的几何图形定 义为集成电路的版图。 版图要求与对应电路严格匹配，具有完全 相同的器件、端口、连线
1
一、单个MOS管的版图实现
栅极负责施加控制电压
源极、漏极负 责电流的流进 流出
(b) 截成4段（W/L=50/1）
36
（2）源漏共用── 合并源/漏区，将4个小MOS管并联
(a)形成S-G-D、S-G-D…排列 37
(b)左起第二个和第四个MOS管的、和漏互换
38
(c)将相邻S、D重叠
39
并联后MOS管宽长比与原大尺寸管宽长比 相同；
并联小MOS管个数为N，并联管的宽长比 等于原大尺寸管宽长比的1/N；
16
(2)最小间距 例如，金属、多晶、
有源区或阱都必须 保持最小间距。
17
(3)最小包围 例如，N阱、N+离
子注入和P+离子注 入包围有源区应该 有足够的余量;多晶 硅、有源区和金属 晶栅极
须延伸到有源区 外一定长度。
在符合设计规则的前 提下， 争取最小的版图面积
导电沟道
2
1、图形关系
有源区注入杂质
形成晶体管， 栅与有源区重叠
有源区
的区域确定器件
尺寸，
导电沟道
称为导电沟道
栅
3
只要源极、漏极以及导电沟道所覆盖的 区域称为有源区。
芯片中有源区以外的区域定义为场区。
4
2、器件尺寸设计
MOS管中电流由源极流向漏极。 沟道宽度
沟道中电流流过 的距离为沟道长度；
W
注意：
过长的多晶硅引线将导致较大的线电阻； 为了减小接触电阻，应尽量多做引线孔
42
S
G
并联后连接源和漏的金属线形成 “叉指”结构。
D
43
为节省面积，可以适当考虑减少引线孔， 使金属线跨越器件；并尽量将器件设置 成矩形
44
8、MOS管阵列的版图实现
(1) MOS管的串联。 N1的源、漏区为X和Y，N0的源、漏区为Y和Z。 利用源漏共用，得到两个MOS管串联连接的版图。
截面尺寸为沟道
宽度。
沟道长度 L
电流方向
5
设计中，常以宽度和长度值的比例式即宽 长比（W/L）表示器件尺寸。
例：假设一MOS管，尺寸参数为20/5。则 在版图上应如何标注其尺寸。
20/5
6
3、图形绘制
7
英特尔65纳米双核处理器的扫描电镜(SEM)截面图
8
常用图层
版图图层名称 Nwell Active Pselect Nselect Poly cc Metal1 Metal2 Via
含义 N阱 有源扩散区 P型注入掩膜 N型注入掩膜 多晶硅 引线孔 第一层金属 第二层金属 通孔
9
注意：
不同软件对图层名称定义不同； 严格区分图层作用。
版图图层名称 cc（或cont）
Via
含义
引线孔（连接金属与多晶硅 或有源区）
通孔（连接第一和第二层金 属）
10
MOS器件版图图层 ——PMOS
N阱——NWELL P型注入掩模——PSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
11
MOS器件版图图层 ——NMOS
N型注入掩模——NSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2
b）衬底连接。
源区、沟道区和漏区合称为MOS管的 有源区(Active），有源区之外的区域 定义为场区（Fox)。有源区和场区之 和就是整个芯片表面即基片衬底 （SUB）。
24
衬底连接布局
尽可能多的设置衬底连接区
25
26
6、大尺寸器件的设计
单个MOS管的尺寸沟道宽度一般小于20微 米，且宽长比W/L>1
19
5、阱与衬底连接
通常将PMOS管的衬底接高电位（正压）； NMOS管的衬底接低电位（负压），以保 证电路正常工作
20
衬底材料导电性较差，为了保证接触的效 果，需要在接触区域制作一个同有源区类 似的掺杂区域降低接触电阻，形成接触区。
衬底半导体材料要与电极接触，同样需要 引线孔（CC）；
21
大面积的栅极与衬底之间有氧化 层隔绝，形成平板电容
32
栅电压降低
细长的栅极存在串联电阻，导 致栅极两端电压不同
33
MOS管寄生电容值
C W LC0
MOS管栅极串联电阻值
R W / L R
34
S G
D
35
设计方法 （1）分段──
大尺寸MOS管分段成若干小尺寸MOS管。
(a) MOS管的W/L=200/1
MOS管宽长比（W/L）比值大于10：1的器 件可称为大尺寸器件。在版图上需要做特 殊处理。
27
大尺寸器件普遍应用于：
缓冲器（buffer）、
运放对管、
VDD
系统输出级。
BIAS
IN
OUT
IN-
IN
IN+
OUT
OUT
GND 28
buffer
对管
29
缓冲器中的一级反相器
30
运放对管
31
大尺寸器件存在的问题： 寄生电容； 栅极串联电阻
12
结构图
立体结构和俯视图
13
多晶硅栅（POLY） 金属一（METAL1）
引线孔（CC）
N型注入掩模 （NSELECT） 有源区（ACTIVE）
14
版图设计中不需要绘制基片衬 底材料以及氧化层
15
4、版图设计规则
版图设计规则一般都 包含以下四种规则： (1) 最小宽度 例如，金属、多晶、 有源区或阱都必须 保持最小宽度。