南昌航空大学实验报告
2014年 ___月 ___日
课程名称：计算机组成与原理实验名称：全加器电路设计
班级： 120452 学生姓名：刘信
学号： 12045217
指导教师评定：签名：
实验目的：
熟悉QuartusⅡ的原理图输入方法设计简单组合电路；
掌握层次化设计的方法，并通过一个8 位全加器的设计，体验EDA 软件原理图输入方式进行电子线路设计的详细流程。

实验任务：
1．完成半加器和一位全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设计成一个硬件符号入库。

2．建立一个更高层次的原理图设计，利用以上获得的1 位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。

3．实验完成，写出实验报告
实验指导：
1．实验原理及方案
本实验采用层次化设计方法，先用逻辑门设计构造1 位半加器作为一个可调用的元件，然后调用半
加器元件构造1位全加器，制成可调用的元件，再用 1 位全加器元件组成8位全加器。

实验设计软件采用Quartus II。

使用原理图输入设计方法。

最后下载到可编程芯片EP1C6Q240上，
制造一片8位全加器集成电路。

测试在GW48实验系统上进行，选用电路模式NO.1 。

安排如下：
1 位全加器的验证：试验台上的十六进制按键1（PIO0/1/2）分别接全加器输入ain、bin、cin；发光
管D2、D3（PIO33/34）分别接sum和cout。

8 位全加器的验证：试验台上的键2，键1(PIO7-PIO0)作为一组8位加数输入,键4,键3(PIO15-PIO8)作为另一组8 位加数输入；数码管6(PIO23-20)和5(PIO19-16)显示加法和，发光管D8(PIO39)显示进位。

表3.2 1 位全加器实验引脚表:
设计电路的逻辑端口名ain bin cin sum cout
结构图上连接器件按键 1 按键 1 按键 1 发光管D2 发光管D3 结构图上引脚序号PIO0 PIO1 PIO2 PIO33 PIO34 EP1C6Q240 芯片引脚序号 1 2 3 138 139
EP1C6Q240 芯片引脚号名I/O0 I/O1 I/O2 I/O33 I/O34
表3.3 8 位全加器实验引脚表
设计电路的逻辑端口名ain bin sum cout
结构图上连接器件按键
2，1 按键
4，3
数码管
6，5
发光管D8
结构图上引脚序号PIO7-4
PIO3-0 PIO15-12
PIO11-8
PIO23-20
PIO19-16
PIO39
EP1C6Q240 芯片引脚序号240-233 12,8-6,4-1 139,138 160
EP1C6Q240 芯片引脚号名I/O7-0 I/O15-8 I/O23-16 I/O39
2．实验步骤
（1）建立实验项目工作文件夹。

如：C:\ADDER.
（2）打开Quartus II 软件。

点击File|New，新建设计文件。

在弹出新建对话窗口，选Device Design Files选项卡，在所列文件类型中选择Block Diagram/Schematic File,点击OK按钮。

（3）在出现的原理图编辑窗口绘制原理图。

（4）在编辑窗口左侧有绘图工具选择区。

点击元件按钮，弹出Symbol符号选择窗口，从中可选择元器件，引脚，以及保存了的框图符号。

通过”箭头”工具（图3.19）移动符号，布局好元件位置。

（5）双击引脚符号中的PIN NAME，对输入/输出引脚命名。

（6）通过”直角连线”工具（图 3.19）连接电路元件。

完成原理图设计。

（7）通过File|Save As菜单项保存文件到事先建立的工作文件夹中，命名为h_adder .bdf。

在这里保存文件时，暂时不进入”新建工程向导”。

（8）通过File|Create/Update|Create Symbol Files for Current File,将设计的原理图文件设置成可调用的元件。

（9）重复1）到5）步设计1位全加器电路。

这里设计全加器时，可通过浏览查找，定位到存放位置，调用半加器电路。

保存在同一工作文件夹中，命名为f_adder.bdf,设置成可调用元件。

（10）重复1）到5）步，调用全加器符号，设计绘制8 位全加器电路。

2．新建工程
如实验一介绍的方法，工程名和顶层设计文件同为f_adder,加入工作文件夹内的所有文件。

选择芯片。

完成1位全加器电路的设计工程。

注意：一个工程只能有一个顶层设计文件，所以1位全加器和8 位全加器应该各自建立不同的工程。

3．通过点击Processing 下拉菜单，选Start Compilation 菜单项启动编译。

4．时序功能仿真，先进行激励激励波形设计。

然后启动仿真。

操作方法如实验一所述，仿真结果如图3.24 所示。

5．锁定引脚（参考图3.17，表3.3选择引脚），方法参考实验一中介绍的锁定引脚部分。

6．下载编程已经在实验一中介绍。

请参考实验一。

7．硬件测试，选择模式NO.1。

1位全加器输入只用了按键1，按键采用十
六进制输入，每按一次输入一位二进制数据，因此两个 1 位加数和进位是通过按键同时输
入。

参看表3.4。

表3.4 按键1输入值与测试输入数据对照表
ain bin cin 按键1的值D2(SUM) D3(COUT)
0 0 0 0
1 0 0 1（按键1次）灯亮
0 1 0 2（按键2次）灯亮
0 0 1 4（按键4次）灯亮
1 1 0 3（按键3次）灯亮
1 0 1 5（按键5次）灯亮
0 1 1 6（按键6次）灯亮
1 1 1 7（按键7次）灯亮灯亮
8．8 位加法器设计方法同1位全加器，只是要新建工程。

附图：。