当前位置:文档之家› 4-4组合逻辑电路

4-4组合逻辑电路


1)真值表
MNPQ Z 0000 0001 0010 0011 0 1 0 1
MNPQ Z 0100 0101 0110 0111 1 0 0 1
MNPQ Z 1000 1001 1010 1011 1 1 0 1
MNPQ Z 1100 1101 1110 1111 0 0 0 0
《数字逻辑电路》
《数字逻辑电路》
例: 试用非门和四选一数据选择器74LS153设计 一个逻辑不一致电路,要求3个输入逻辑变量取值 不一致时输出为1,取值一致时输出为0。
解: 1.真值表: A B CY 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 2.表达式
S ( A' B 'CI ' A' B CI AB'CI ABCI' )' CO ( A' B ' B 'CI ' A'CI ' )'
1
1
1
1
0
1
0
1
1
1
S A B CI CO A B (A B)CI
74LS183 74HC183
《数字逻辑电路》
Y = A2 A1 A0 D0 + A2 A1 A0 D1 + A 2 A1 A0 D2 + A 2 A1 A0 D3 +A2 A1 A0 D4 + A2 A1 A0 D5 + A2 A1 A0 D6 + A2 A1 A0 D7
《数字逻辑电路》
解:以MN表示输血者的4种血型,以PQ表示受血者的4种血型 Z 表示判断结果,Z=0表示符合图中要求,Z=1表示不符合要求。
2)输出函数表达式
Z MNPQ MNPQ MNPQ MNPQ MNPQ MNPQ+MNPQ
3)令
A2 = M,A1 = N,A0 = P, 并使D0 = D1 = D3 = D5 = Q, D2 = Q,D4 = 1,D6 = D7 = 0
《数字逻辑电路》
4.3.4 加法器

生尖峰脉冲的现象,称 为
“竞争-冒险”。
《数字逻辑电路》
三、2线—4线译码器中的竞争-冒险现象
当AB从10 01时, 在动态过程中可能出现 00或11 所以 Y3和Y0 输出端可能产生尖峰脉 冲。
《数字逻辑电路》
4.4.2 * 略 4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄,用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间,在电路达到稳定之后,P的高电平期的 输出信号不会出现尖峰。
Z R ' A'G ' R ' AG RA'G RAG' RAG R ' ( A'G ' ) R( A'G ) R( AG ' ) 1 ( AG )
' ' Y1 D0 (A1 A'0 ) D1 (A1 A0 ) D2 (A1 A'0 ) D3 (A1 A0 )
二、多位加法器
1. 串行进位加法器
(CI ) i (CO ) i 1 S i Ai Bi (CI ) i
优点:简单
缺点:慢
(CO ) i Ai Bi ( Ai Bi )(CI ) i
《数字逻辑电路》
2. 超前进位加法器
• 基本原理:加到第i位 的进位输入信号是两 个加数第i位以前各位 (0 ~ j-1)的函数, 可在相加前由A,B两数确定。
•用来比较两个二进制数的数值大小 一、1位数值比较器 A,B比较有三种可能结果
A B(A 1, B 0)则AB 1, Y(AB) AB
'
'
A B(A 0, B 1)则A B 1, Y(AB) A B
' '
A B(A, B同为0或1), Y(AB) (A B)
《数字逻辑电路》
四、用译码器设计组合逻辑电路
1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来,可获 得任何形式的输入变量不大于n的组合函数
Y ∑ mi
《数字逻辑电路》
集成译码器实例:74HC138
《数字逻辑电路》
三、用加法器设计组合电路
• 基本原理: 若能生成函数可变换成输入变量与输入变量相加 若能生成函数可变换成输入变量与常量相加 例:将BCD的8421码转换为余3码
反过来?

Y1 1 0 0 1 1 0 0 1 1 0 Y0 1 0 1 0 1 0 1 0 1 0
Y3Y2Y1Y0 DCBA 0011
Z 3 A' B AB'C m ( 2,3,5)
Z 4 A BC B C ABC
' ' ' ' ' Z m ( 0 , 2 , 4 , 7 ) ( m m m m 0 2 4 7) m(0,2,4,7) 4
' ' ' ' Z 3 m ( 2,3,5) ( m 2 m3 m5 )
《数字逻辑电路》
4.3.3 、数据选择器(Data Selector)
• 功能:用n位地址码把 2 n 个输入信号中的一个选择送往 输出端。
Y = m0 D0 + m1 D1 + m2 -1 D2 -1
n n
2n个 数据输入
=
2 n -1 i=0
mi Di
n位 地址 输入
4.3.3 数据选择器 一、工作原理
Y = ABC + ABC + ABC + ABC + ABC + ABC
= A BC + 1 BC + 1 BC + A BC

A1 B
D0 A , D1 1, D2 1, D3 A
A0 C
《数字逻辑电路》
例:人的血型有A、B、AB、O四种,要求输血者与受血者血型必 须满足图中箭头指示的接受关系,设计一个逻辑电路,判断输 血者与受血者血型是否一致,要求:1)列出真值表(4分)。 2)写出设计电路的输出函数表达式(4分)。 3)用图中所示的8选1数据选择器实现(4分)。 (已知8选1数据选择器输出逻辑式为:
S S3 S 2 S1
Yi' ( S m i )'
《数字逻辑电路》
2. 举例
例:利用74HC138设计一个多输出的组合逻辑电路,输出 逻辑函数式为: Z1 AC ' A' BC AB'C
Z 2 BC A' B 'C Z 3 A' B AB'C Z 4 A' BC ' B 'C ' ABC
一、1位加法器 1. 半加器,不考虑来自低位的进位,将两个1位的二进制 数相加
输 A 入 B 输 S 出 CO
0
0 1 1
0
1 0 1
0
1 1 0
0
0 0 1
S A B CO AB
《数字逻辑电路》
2. 全加器:将两个1位二进制数及来自低位的进位相加
输 A 0 0 0 0 1 1 B 0 0 1 1 0 0 入 输 CI 0 1 0 1 0 1 S 0 1 1 0 1 0 出 CO 0 0 0 1 0 1
'
二、多位数值比较器
《数字逻辑电路》
1. 原理:从高位比起,只有高位相等,才比较下一位。 例如:
比较A3 A2 A1 A0 和B3 B2 B1 B0
' Y(A<B) = A'3B3 +(A3 ⊕ B3 )' A'2B2 +(A3 ⊕ B3 )' (A2 ⊕ B2 )' A1 B1
+(A3 ⊕ B3 )' (A2 ⊕ B2 )' (A1 ⊕ B1 )' A'0B0
Y(A=B) = (A3 B3 ) (A2 B2 )(A1 B1 )(A0 B0 )
Y(A>B) = (Y(A<B) + Y(A=B) )
'
《数字逻辑电路》
2. 集成电路CC14585 实现4位二进制数的比较 I ( A B ) , I ( A B )和I ( A B )为附加端,用于扩展
' ' ' ' ' Z1 AC ' A' BC AB'C m (3,4,5,6) Z1 m(3,4,5,6) ( m3 m4 m5 m6 )
Z 2 BC A' B 'C m (1,3,7)
' ' ' '
' ' ' ' Z 2 m (1,3,7 ) ( m1 m3 m7 )
I ( A B ) , 来自低位的比较结果 I ( A B ) , 来自低位的比较结果 I ( A B ) , A B输出允许信号
《数字逻辑电路》
3. 比较两个8位二进制数的大小
《数字逻辑电路》
4.4 组合逻辑电路中的竞争-冒险现象
4.4.1 竞争-冒险现象及成因 一、什么是“竞争” 两个输入“同时向相反的逻辑电平变化”,称存在“竞争” 二、因“竞争”而可能在输出
《数字逻辑电路》
相关主题